新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于內(nèi)插和QLA技術(shù)的并行DDS的實(shí)現(xiàn)

基于內(nèi)插和QLA技術(shù)的并行DDS的實(shí)現(xiàn)

——
作者: 時(shí)間:2007-12-04 來(lái)源:電子產(chǎn)品世界 收藏

  1 引 言

  直接技術(shù)(Direel Digital FrequencySynthesis,)稱(chēng)為第三代頻率合成技術(shù),他利用正弦信號(hào)的相位與時(shí)間呈線性關(guān)系的特性,通過(guò)查表的方式得到信號(hào)的瞬時(shí)幅值,從而實(shí)現(xiàn)頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波,而且具有超寬的相對(duì)帶寬,超高的變頻速率,超細(xì)的分辨率以及相位的連續(xù)性和產(chǎn)生任意波形(AWG)的特點(diǎn)。

  目前所使用的大部分結(jié)構(gòu),在相位累加模塊和相位幅度轉(zhuǎn)換模塊均采用了流水線技術(shù)和某些壓縮算法等,但都不能從根本上解決的輸出頻率受外部時(shí)鐘頻率約束的瓶頸以及波形的輸出質(zhì)量受查找表容量限制的問(wèn)題。因此在對(duì)DDS的結(jié)構(gòu)進(jìn)行深入研究的基礎(chǔ)上,我們?cè)谙辔焕奂悠鞑糠忠圆⑿薪Y(jié)構(gòu)來(lái)實(shí)現(xiàn),在相位幅度轉(zhuǎn)換模塊的設(shè)計(jì)采用了QLA(Quad Line Approximation)技術(shù)結(jié)合改善的Sunderland法,最后在FPGA(Field Programmable Gate Array)中進(jìn)行驗(yàn)證,無(wú)雜散動(dòng)態(tài)范圍(Spur Free Dynamic Range,SFDR)可達(dá)63 dBc,3.3 V下總功耗僅為170 mw,大大提高了輸出頻率和頻譜純度,降低了功耗。

  2 DDS工作原理

  DDS[1,2]主要由相位累加器、波形存儲(chǔ)模塊和數(shù)模轉(zhuǎn)換器等組成。在外部參考時(shí)鐘作用下,相位累加器以步長(zhǎng)增加,輸入到波形存儲(chǔ)模塊內(nèi),波形存儲(chǔ)模塊包含一個(gè)周期正弦波的數(shù)字幅度信息,每個(gè)地址對(duì)應(yīng)正弦波中0~360



評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉