多核調(diào)試方案加速開發(fā)進(jìn)程

    對(duì)于嵌入式設(shè)備而言，多核技術(shù)是指在單一處理器芯片中放入多個(gè)處理內(nèi)核，可提供更高的處理器性能、更有效的電源利用率，并且占用更少的物理空間，因此給硬件和軟件開發(fā)工程師帶來了許多優(yōu)勢(shì)。 

　　與多核解決方案相提并論的是多處理器技術(shù)，即在單塊電路板或一個(gè)集成系統(tǒng)中包含多個(gè)處理器。為充分發(fā)揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的調(diào)試方法和工具，以幫助軟件和硬件開發(fā)人員在完整的多核系統(tǒng)環(huán)境中高效地進(jìn)行調(diào)試工作，進(jìn)而對(duì)“編譯—編輯—調(diào)試”的流程進(jìn)行優(yōu)化。 

　　在傳統(tǒng)上，JTAG調(diào)試技術(shù)主要是用于硬件bring-up，近來也常常被用于配合基于代理的調(diào)試(agent-based debugging)。不過，在多核和多處理的環(huán)境中，片上調(diào)試(on-chip debugging)正扮演著越來越重要的角色，因?yàn)檫@種技術(shù)可隔離運(yùn)行在單個(gè)或多個(gè)內(nèi)核中不同軟件之間復(fù)雜的交互活動(dòng)，從而幫助開發(fā)人員對(duì)操作系統(tǒng)或中間件實(shí)施更加有效的調(diào)試。 

　　多核處理器在單個(gè)芯片中植入了多個(gè)處理器引擎，這就可以提供更高的CPU性能、功能特性和分區(qū)選項(xiàng)。多核處理器通常有兩種實(shí)現(xiàn)形式：第一種是對(duì)稱多處理(SMP)。在這種情況下，開發(fā)人員面對(duì)的并非是多個(gè)內(nèi)核，而是單一的抽象化硬件平臺(tái)，由SMP操作系統(tǒng)決定具體由哪一個(gè)內(nèi)核來運(yùn)行哪個(gè)任務(wù)，其中每個(gè)內(nèi)核都是相同的，而且在同一個(gè)操作系統(tǒng)的管理控制之下，共享同一個(gè)內(nèi)存。第二種是非對(duì)稱多處理(AMP)。在這種情況下，各個(gè)處理器內(nèi)核都運(yùn)行著各自獨(dú)立的操作系統(tǒng)。這種獨(dú)立性意味著，系統(tǒng)中的各個(gè)處理器內(nèi)核既可以是同構(gòu)的(運(yùn)行同樣的操作系統(tǒng))，也可以是異構(gòu)的(運(yùn)行各自不同的操作系統(tǒng))。  

 

　　由于多核環(huán)境顯著增加了系統(tǒng)復(fù)雜度，因此在對(duì)操作系統(tǒng)和與多核相關(guān)的硬件進(jìn)行調(diào)試的時(shí)候，就必須采用一整套更有效的工具。盡管傳統(tǒng)的多核是指在單個(gè)芯片中放入多個(gè)內(nèi)核，但是在實(shí)際開發(fā)工作中所遇到的與多核有關(guān)的問題，實(shí)際上不僅僅局限于在單一芯片中的多個(gè)內(nèi)核。調(diào)試工作中的問題常常呈現(xiàn)為多處理的形式，而這些處理器的內(nèi)核卻不一定是在同一個(gè)芯片之中。不論這些處理器內(nèi)核是在同一個(gè)芯片之中，或者是分布在同一個(gè)電路板中的多個(gè)芯片之中，甚至是同一個(gè)系統(tǒng)中的多個(gè)電路板之中，開發(fā)人員都必須解決好多處理環(huán)境中的調(diào)試問題。在一個(gè)非常復(fù)雜的系統(tǒng)中，開發(fā)人員很可能面臨著系統(tǒng)中的多個(gè)CPU板采用了多內(nèi)核和多處理器技術(shù)的問題。 

　　多核與多處理技術(shù)帶來了許多新的調(diào)試挑戰(zhàn)，因?yàn)橄到y(tǒng)復(fù)雜度不斷增加，以及要求通過優(yōu)化硬件和軟件來充分發(fā)揮多核的性能潛力，難度就更大了。其中最主要的挑戰(zhàn)來自以下幾個(gè)方面： 

　　如何有效地管理內(nèi)存和外設(shè)等共享資源； 

　　如何在多內(nèi)核、多電路板和多操作系統(tǒng)的環(huán)境中對(duì)操作系統(tǒng)和應(yīng)用代碼進(jìn)行調(diào)試； 

　　如何優(yōu)化JTAG接口并充分利用JTAG帶寬； 

　　如何調(diào)試單個(gè)芯片中的同構(gòu)和異構(gòu)內(nèi)核，進(jìn)而實(shí)現(xiàn)整個(gè)系統(tǒng)的協(xié)同調(diào)試； 

　　如何有效地利用基于代理的JTAG調(diào)試方法，并確保不同調(diào)試任務(wù)之間的平滑過渡； 

　　如何確保多核環(huán)境中應(yīng)用系統(tǒng)調(diào)試的同步機(jī)制。 

　　對(duì)于多核JTAG調(diào)試來說，有三種主要的技術(shù)選擇：以單一JTAG接口支持所有內(nèi)核的調(diào)試器；在單一JTAG調(diào)試接口中采用獨(dú)立調(diào)試器的JTAG多路技術(shù)；JTAG鏈接器或可編址掃描端口(addressable scan port)。在多核調(diào)試中，上述三種技術(shù)途徑都是在處理同一個(gè)核心問題——由SoC廠商所提供的JTAG接口所造成的局限性。為了節(jié)省成本，許多SoC廠商都只為芯片提供單一的JTAG接口，而不理會(huì)其中包含了多少個(gè)內(nèi)核。對(duì)于開發(fā)者來說，最大的挑戰(zhàn)就是成本有效地使用這些接口來同步多核以及多處理器的調(diào)試工作。其中，單個(gè)調(diào)試器方式采用IEEE 1149.1標(biāo)準(zhǔn)菊花鏈(daisy chain)方法。 

　　JTAG接口是4線：TDI、TDO、TCK和TMS。為了在多核調(diào)試中能夠與LTAG接口相連，需用到的是TDI和TDO。在菊花鏈中，第一個(gè)內(nèi)核的輸出被連接到第二個(gè)內(nèi)核的輸入，以此類推，直到連接了所有的內(nèi)核。被廣泛應(yīng)用的菊花鏈方法是基于標(biāo)準(zhǔn)的，并且在所有的多核調(diào)試環(huán)境中都是有效的。也就是說，不管是單個(gè)芯片中的多核、同一電路板中的多個(gè)CPU以及復(fù)雜系統(tǒng)中的多個(gè)CPU，菊花鏈方法都是有效的。在移動(dòng)電話以及許多消費(fèi)電子產(chǎn)品中十分常見的異構(gòu)環(huán)境(不止一種處理器，也不止一種操作系統(tǒng))中，菊花鏈也十分有效。 

　　在菊花鏈方法中，JTAG調(diào)試器利用JTAG服務(wù)器的軟件接口來解決多核環(huán)境中經(jīng)常遇到的JTAG連接受限問題。不論內(nèi)核位于何處，JTAG服務(wù)器都可通過JTAG接口來實(shí)現(xiàn)每個(gè)內(nèi)核的編址。JTAG服務(wù)器還幫助開發(fā)者實(shí)現(xiàn)同一JTAG時(shí)鐘下的內(nèi)核同步、進(jìn)程的起始與停止，以及連接的增加和移除，而且不會(huì)影響到掃描鏈中的微處理器或器件。這種方法可以保持精確的時(shí)鐘，同時(shí)為跨越多個(gè)內(nèi)核的不同操作系統(tǒng)或同一操作系統(tǒng)中不同進(jìn)程的調(diào)試提供便利。而菊花鏈方法的核心目標(biāo)是充分利用性能和JTAG帶寬。 

　　菊花鏈JTAG的主要問題是在Shift-IR階段發(fā)送的數(shù)據(jù)量取決于在掃描鏈中發(fā)出數(shù)據(jù)的設(shè)備數(shù)量以及每個(gè)設(shè)備的IR長度。例如，在一個(gè)包含3個(gè)設(shè)備的菊花鏈中訪問一個(gè)8位IR寄存器需要24位的數(shù)據(jù)量。這類問題對(duì)于DR同樣存在，但由于一個(gè)處于旁路(bypass)模式的設(shè)備在Shift-DR階段僅需1位的數(shù)據(jù)，從而減小了這類問題的影響。 

　　如果JTAG服務(wù)器能夠設(shè)計(jì)得十分恰當(dāng)，則幾乎可以避免對(duì)性能造成任何影響。這也正是Wind River所提供的JTAG解決方案的最大特點(diǎn)。Wind River提供的JTAG加速器和服務(wù)器技術(shù)可以顯著減小JTAG序列包之間的空閑時(shí)間，完全充分地利用可用的JTAG帶寬(如圖2所示)。 



　　與JTAG服務(wù)器有關(guān)的另一個(gè)問題涉及調(diào)試性能，例如，用停止請(qǐng)求信號(hào)來立即停止某個(gè)內(nèi)核，或者用停止指示信號(hào)來停止某個(gè)內(nèi)核并同步其它內(nèi)核的停止動(dòng)作。與其它所有的局限性一樣，這類問題也依賴于供應(yīng)商的實(shí)現(xiàn)方案。例如，Wind River Workbench片上調(diào)試解決方案就可以同時(shí)啟動(dòng)和停止多個(gè)內(nèi)核。實(shí)際上，Wind River提供的JTAG解決方案(即Workbench On-Chip Debugging)是以集中化的方式來實(shí)現(xiàn)多核和多處理的調(diào)試功能。該解決方案可在單個(gè)掃描鏈中同時(shí)調(diào)試多達(dá)8個(gè)內(nèi)核，而不管這些內(nèi)核是處于單個(gè)芯片、電路板或是復(fù)雜的系統(tǒng)配置中。 

　　在Wind River的多核解決方案中，開發(fā)人員可以同時(shí)停止或者啟動(dòng)任何內(nèi)核，在一個(gè)或者多個(gè)內(nèi)核上設(shè)置斷點(diǎn)(包括條件斷點(diǎn))。此外，Workbench Eclipse框架和基于代理的調(diào)試方式使開發(fā)人員可在單一控制臺(tái)上管理多內(nèi)核/多處理開發(fā)項(xiàng)目。開發(fā)人員可以在JTAG調(diào)試和基于代理的調(diào)試之間靈活地選擇，例如在硬件Bring-Up、內(nèi)核、中間件和其它應(yīng)用功能調(diào)試的時(shí)候采用JTAG連接，然后在適當(dāng)?shù)臅r(shí)候平滑地轉(zhuǎn)移到基于代理的調(diào)試，而所有這些調(diào)試工作都是圍繞著同一個(gè)應(yīng)用的。這些功能會(huì)增強(qiáng)不同開發(fā)人員之間的協(xié)作能力，并改善解決問題的效率。 

　　單個(gè)調(diào)試器采用的主流方法仍然是JTAG多路技術(shù)。這種技術(shù)對(duì)IEEE JTAG標(biāo)準(zhǔn)規(guī)范進(jìn)行了擴(kuò)展，以便為通過共享JTAG接口連接起來的每個(gè)內(nèi)核提供獨(dú)立的調(diào)試器。在多路技術(shù)的支持下，通過對(duì)待調(diào)試的內(nèi)核進(jìn)行注冊(cè)，開發(fā)人員可經(jīng)由單一JTAG接口訪問多個(gè)離散的內(nèi)核。這種解決方案的最大優(yōu)勢(shì)在于它的連接和調(diào)試性能。由于多路技術(shù)單獨(dú)連接到每個(gè)內(nèi)核，因而避免了菊花鏈方法中比特位移(bit shifting)的麻煩，并在單個(gè)芯片上提供了更高的性能。這種解決方案的另一個(gè)好處是不需要對(duì)開發(fā)工具進(jìn)行修改，這使得它可以有效地應(yīng)用在多個(gè)開發(fā)項(xiàng)目之中。 

　　多路技術(shù)方法所存在的主要問題是在多內(nèi)核調(diào)試過程中無法同時(shí)啟動(dòng)和停止內(nèi)核來同步應(yīng)用。如果要停止全部?jī)?nèi)核，開發(fā)人員只能逐個(gè)順序進(jìn)行，這就引發(fā)了調(diào)用延遲問題。調(diào)試過程中的延遲問題會(huì)導(dǎo)致很難在內(nèi)核之間的操作系統(tǒng)、中間件和應(yīng)用軟件中找到問題的確切位置，特別是當(dāng)運(yùn)行在不同內(nèi)核之中的應(yīng)用存在相互依賴性的時(shí)候。例如，某個(gè)產(chǎn)品包含DSP功能和ARM 9內(nèi)核，其中DSP用來處理視頻流，ARM 9內(nèi)核提供文件系統(tǒng)，那么內(nèi)核的啟動(dòng)與停止同步將會(huì)十分關(guān)鍵。如果調(diào)試過程中在ARM內(nèi)核的啟動(dòng)和DSP的停止之間出現(xiàn)較大的延遲，DSP視頻流數(shù)據(jù)就會(huì)很快溢出ARM文件緩沖區(qū)，而視頻流也將會(huì)中止。如果出現(xiàn)這種情況，就很難判斷系統(tǒng)中的問題出在哪里。而且，多路進(jìn)程也給開發(fā)人員在故障排除時(shí)帶來了許多新的問題，將會(huì)大幅增加調(diào)試時(shí)間。 

　　如果在由多家供應(yīng)商器件組成的異構(gòu)環(huán)境中進(jìn)行調(diào)試(例如處理器來自一家廠商，而DSP器件來自另一家廠商)，則會(huì)出現(xiàn)更復(fù)雜的問題。在這種情況下，多路機(jī)制更為復(fù)雜，如果各部分之間的兼容性未得到保證，就很難保證系統(tǒng)正常運(yùn)行。當(dāng)多個(gè)內(nèi)核運(yùn)行在一個(gè)系統(tǒng)上時(shí)，這一問題更加混亂。此時(shí)，僅僅依靠多路技術(shù)是無法解決問題的，開發(fā)人員還需要采用可編址掃描端口(addressable scan port)。這種架構(gòu)需采用非常專有的組件，開發(fā)人員用這些組件將JTAG掃描鏈分割成多個(gè)功能組，并通過唯一的地址來訪問每個(gè)功能組。這種多支路(multi-drop)架構(gòu)經(jīng)常被用于背板環(huán)境中，在那里，一個(gè)單獨(dú)的可編址掃描鏈在背板上實(shí)現(xiàn)路由，從而使機(jī)箱中的每塊電路板都擁有自己專屬的掃描鏈。這種架構(gòu)的運(yùn)行速度受限于可編址掃描端口的速度，典型情況下為25MHz。 

　　在多核開發(fā)中，JTAG調(diào)試可以擔(dān)當(dāng)非常有價(jià)值的角色，有效地改善“編輯-編譯-調(diào)試”周期時(shí)間。但是，實(shí)現(xiàn)這一點(diǎn)的前提是將JTAG調(diào)試與基于標(biāo)準(zhǔn)的集成化開發(fā)環(huán)境(例如Eclipse)緊密地集成起來。最理想的技術(shù)方案是，在菊花鏈中采用遵從IEEE 1149.1 JTAG標(biāo)準(zhǔn)的單個(gè)JTAG調(diào)試器，而JTAG的主要作用是改善系統(tǒng)的吞吐能力和性能。Wind River提供的獨(dú)有片上調(diào)試能力有效地集成了基于代理的調(diào)試技術(shù)，從而幫助開發(fā)人員即使在面臨非常復(fù)雜的系統(tǒng)時(shí)，也可以極大地改善調(diào)試效率。 
linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）