基于NiosⅡ軟核處理器的七段數(shù)碼管動態(tài)顯示設(shè)計
SOPC(System On Programmable Chip)技術(shù)是美國Altera公司于2000年最早提出的,并同時推出了相應(yīng)的開發(fā)軟件Quartus II。SOPC是基于FPGA解決方案的SOC(System On Chip),構(gòu)成SOPC的方案也有多種。第一種是基于FPGA嵌入IP硬核的SOPC系統(tǒng),即在FPGA中事先植入嵌入式系統(tǒng)處理器,目前最常用的嵌入式處理器大多采用了含有ARM的32位知識產(chǎn)權(quán)處理器核的器件。第二種是基于FPGA嵌入IP軟核的SOPC系統(tǒng),目前最有代表性的軟核處理器分別是Altera公司的Nios II核,以及Xilinx公司的MicroBlaze核。第三種是基于HardCopy技術(shù)的SOPC系統(tǒng),HardCopy就是利用原有的FPGA開發(fā)工具,將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化。
1 基于Altera公司NiosⅡ軟核處理器的SOPC系統(tǒng)
Altera公司Nios II軟核是目前使用最為廣泛的一種軟核處理器。值得一提的是,利用Matlab和Altera公司的DSP Builder,用戶可以為Nios II軟核處理器設(shè)計各類DSP硬件加速器,并以指令的方式加入Nios II的指令集,從而可以構(gòu)建自己的DSP處理器系統(tǒng)。
1.1 基于NiosⅡ軟核處理器的SOPC系統(tǒng)結(jié)構(gòu)
如圖1所示的一個基本的基于NiosⅡ軟核的SOPC系統(tǒng),除NiosⅡ核、定時器和片上存儲器以外,還需要在FPGA器件中添加一些接口元件。這些元件一方面通過片上的Avolon總線與NiosⅡ軟核相連,另外一方面又提供了外設(shè)與NiosⅡ軟核通信的接口界面。
Altera公司QuartusⅡ軟件中的SOPC Builder工具提供了許多常用的外設(shè)接口元件,如UART接口元件、PIO接口元件等,通過這些接口元件可以連接諸如RS232、LED、數(shù)碼管和按鍵等輸入輸出設(shè)備。在相對復(fù)雜的系統(tǒng)設(shè)計當(dāng)中,還可以通過Avalon三態(tài)總線橋外接大容最的SRAM和FLASH,以提供更大的程序和數(shù)據(jù)存儲空間。從圖1中,還可以注意到,通過使用系統(tǒng)提供的用戶自定制外設(shè)接口元件的功能,用戶可以在系統(tǒng)中添加一個符合Avalon總線規(guī)范的外設(shè)接口元件,以連接用戶特定功能的外部設(shè)備。
1.2 自定制Avalon用戶外設(shè)接口元件簡介
對于自定制的Avalon外設(shè)接口元件按照Avalon總線操作的不同可以分為兩類:Avalon Slave外設(shè)接口元件型的自定制的Avalon Slave外設(shè)接口元件框圖。從圖2中可以看到寄存器的定義是自定制外設(shè)接口元件很重要的一部分,必須根據(jù)設(shè)計的需要確定寄存器的個數(shù)和種類。圖2中的Avalon Slave接口提供了自定制外設(shè)接口元件與NiosⅡ處理器之間數(shù)據(jù)交換的界面,其接口信號類型也必須根據(jù)設(shè)計的需要合理地進行選擇。常用的Avalon Slave接口信號類型有:clk,chipselect,address,write,writedata,byteenable,reset等。圖2中的任務(wù)邏輯具體說明了自定制外設(shè)接口的功能,并給出了與外設(shè)連接的接口信號。
自定制Avalon Slave外設(shè)接口元件的方法:可以利用SOPC Builder提供的元件編輯器在圖形用戶界面下將用硬件描述語言(Verilog或VHDL)描述的用戶邏輯封裝成一個SOPC Builder元件。相應(yīng)的硬件描述語言文件給出了自定制外設(shè)接口元件的內(nèi)部寄存器結(jié)構(gòu),使用到的Avalon Slave接口信號和自定制外設(shè)接口的邏輯功能。一旦定制成功后,用戶自定制的外設(shè)接口就可以象SOPCBuilder中其他元件一樣被調(diào)用。
{{分頁}}
2 基于NiosⅡ軟核處理器的七段數(shù)碼管動態(tài)顯示設(shè)計
數(shù)字系統(tǒng)設(shè)計中,用數(shù)碼管顯示數(shù)據(jù)結(jié)果是常用的一種方法。利用Altera的SOPC Builder工具進行Nios Ⅱ系統(tǒng)設(shè)計時,并沒有提供專門的數(shù)碼管顯示接口元件,但可以使用PIO元件驅(qū)動數(shù)碼管顯示,不足之處是占用器件引腳數(shù)目過多。本文當(dāng)中以自定制Avalon Slave外設(shè)接口元件的方式,給出了一種基于NiosⅡ軟核的七段數(shù)碼管動態(tài)顯示設(shè)計方案。該設(shè)計可以用來驅(qū)動1~8個共陰極(或共陽極)數(shù)碼管的顯示,可以根據(jù)需要選擇小數(shù)點顯示的位置,每個數(shù)碼管可以顯示0~F之間的十六進制字符。
圖3為自定制的數(shù)碼管動態(tài)顯示接口元件邏輯結(jié)構(gòu)圖,其中定義了2個寄存器display_data_reg和controlreg。display_data_reg是個一個32位二進制的數(shù)據(jù)寄存器,其數(shù)據(jù)每4位可以譯碼得到1個數(shù)碼管的七段顯示所需的字符碼,因此,display_data_reg同時最多可以給出8個數(shù)碼管所需要的顯示數(shù)據(jù)。control_reg是一個8位二進制的控制寄存器,但只定義了0~2位和第4位的含義。0~2位的數(shù)據(jù)給出了小數(shù)點顯示的位置,數(shù)值范圍在“000”~“111”之間,對應(yīng)著8個數(shù)碼管最低位到最高位的小數(shù)點的位置。第4位是數(shù)碼管顯示的啟動停止位,當(dāng)該數(shù)據(jù)位為1時,可使自定制接口元件所驅(qū)動的數(shù)碼管正常顯示結(jié)果;當(dāng)該數(shù)據(jù)位為0時,停止顯示,所有被驅(qū)動的數(shù)碼管熄滅。
參數(shù)n定義了循環(huán)加法計數(shù)器的模數(shù),同時也決定了驅(qū)動數(shù)碼管顯示的個數(shù),其取值范圍在1~8之間。clkdisplay是循環(huán)加法計數(shù)器的時鐘輸入,他決定了計數(shù)器的計數(shù)頻率,同時也決定了數(shù)碼管顯示的動態(tài)掃描頻率。參數(shù)pos用于決定驅(qū)動數(shù)碼管的類型,其值可設(shè)定為0或1。當(dāng)其值為0時,seg_out字符碼輸出高電平有效,bit_control數(shù)碼管位選控制輸出低電平有效,此時輸出結(jié)果用于驅(qū)動共陰極數(shù)碼管顯示;當(dāng)pos值為1時,seg_out字符碼輸出低電平有效,bit_control數(shù)碼管位選控制輸出高電平有效,此時輸出結(jié)果用于驅(qū)動共陽極數(shù)碼管顯示。
seg_out為自定制元件的字符碼輸出,用于驅(qū)動數(shù)碼管顯示(包括小數(shù)點位)。其中,最高一位seg_out[7]用于驅(qū)動對應(yīng)數(shù)碼管的小數(shù)點顯示,低7位seg_out[6..0]用于驅(qū)動數(shù)碼管的七段寧符顯示。圖3中數(shù)碼管七段譯碼器根據(jù)循環(huán)加法計數(shù)器的當(dāng)前狀態(tài)值,從display_data_reg寄存器中選擇4位二進制數(shù)據(jù)進行譯碼。例如,當(dāng)前驅(qū)動的數(shù)碼管的個數(shù)為5個(即n=5),循環(huán)加法計數(shù)器的當(dāng)前狀態(tài)值用count表示,則count在0~4范圍內(nèi)變化;若計數(shù)器的當(dāng)前狀態(tài)值count為2,則選擇寄存器display_data_reg[11..8]的4位二進制數(shù)據(jù)進行譯碼,若計數(shù)器的當(dāng)前狀態(tài)值count為3,則選擇寄存器display_data_reg[15..12]的4位二進制數(shù)據(jù)進行譯碼,即總是選擇寄存器display_data_reg[(count+1)
塵埃粒子計數(shù)器相關(guān)文章:塵埃粒子計數(shù)器原理
評論