廉價(jià)可編程邏輯輔助設(shè)計(jì)工具魅力猶存

 

由于經(jīng)濟(jì)壓力，人們對(duì)使用 100 美元以下的低價(jià)位的設(shè)計(jì)工具的興趣越來(lái)越高；而另一方面，也是由于經(jīng)濟(jì)原因市場(chǎng)上能滿足這種低價(jià)位的設(shè)計(jì)工具越來(lái)越少。好在經(jīng)過(guò)仔細(xì)的搜尋，人們還是可以找到一些物美價(jià)廉的工具的。
　　在《EDN China》雜志上討論對(duì)PLD和 FPGA 免費(fèi)或廉價(jià)開(kāi)發(fā)支持的專(zhuān)題文章，最近的一篇發(fā)表在 1997 年 (參考文獻(xiàn) 1)。在重溫該文和隨后在《技術(shù)前沿》欄目發(fā)表的上一篇關(guān)于該主題的文章時(shí)，我們發(fā)現(xiàn)上述兩篇文章所提到的許多公司已不再?gòu)氖禄蛞汛蟠蟮貕嚎s了可編程邏輯業(yè)務(wù)活動(dòng) (參考文獻(xiàn) 2)。硅片供應(yīng)商 AMD公司和朗訊科技公司，以及后來(lái)的杰爾系統(tǒng)公司，都將其產(chǎn)品系列出售給Lattice 半導(dǎo)體公司；Anachip 公司收購(gòu)了 ICT公司；摩托羅拉公司終止了 FPGA 開(kāi)發(fā)活動(dòng)；STMicroelectronics公司收購(gòu)了Waferscale Integration公司；Xilinx 公司接管了飛利浦公司的產(chǎn)品系列。

　　在作者準(zhǔn)備本文時(shí)，Atmel 公司和 Cypress半導(dǎo)體公司都沒(méi)有回答作者多次要求它們提供信息的請(qǐng)求，由此看來(lái)，兩家公司的可編程邏輯產(chǎn)品系列難以為繼的傳聞也許是真的。由硅片業(yè)務(wù)轉(zhuǎn)向軟件的Xilinx 公司收購(gòu)了 Data I/O 公司的 Synario 部。這一并購(gòu)活動(dòng)在某種程度上反映了在電子行業(yè)的任何日趨成熟的領(lǐng)域內(nèi)發(fā)生的達(dá)爾文之"適者生存"趨勢(shì)。電子行業(yè)中的高科技低迷狀態(tài)，目前尚無(wú)好轉(zhuǎn)的跡象，這就加快了并購(gòu)的步伐。正是這種低迷狀態(tài)不斷地給業(yè)者施加愈來(lái)愈大的壓力去壓縮系統(tǒng)設(shè)計(jì)開(kāi)發(fā)周期和材料成本，從而使得如今談?wù)?PC 軟件免費(fèi)或幾近免費(fèi)，比 1997 年更合時(shí)宜。(本文還把過(guò)去文章討論的重點(diǎn)從軟件拓寬到包括其它開(kāi)發(fā)工具。)
　　然而，你的需求與其余的芯片供應(yīng)商和軟件供應(yīng)商的需求是不一致的，因?yàn)檫@些供應(yīng)商不愿意提供免費(fèi)的或廉價(jià)的開(kāi)發(fā)工具，當(dāng)他們的投入回報(bào)還不清楚時(shí)尤其是如此。它們樂(lè)意提供限時(shí)或只有部分關(guān)鍵功能的產(chǎn)品版本給你試用，但是，要想進(jìn)行有意義的開(kāi)發(fā)工作，并將你的設(shè)計(jì)投產(chǎn)，你最終不得不打開(kāi)你的錢(qián)包，支付幾百乃至幾千美元的費(fèi)用。當(dāng)然，這一規(guī)則的例外是有的，就像計(jì)算機(jī)用戶(hù)厭煩不斷向微軟送錢(qián)而轉(zhuǎn)向開(kāi)放源代碼操作系統(tǒng)和應(yīng)用程序一樣，開(kāi)發(fā)工具的用戶(hù)也許會(huì)加入開(kāi)放源代碼運(yùn)動(dòng)，以有助于其可編程邏輯開(kāi)發(fā)工作。
　　軟件援助
　　廠商提供的設(shè)計(jì)套件的入門(mén)級(jí)版本通常支持產(chǎn)品系列和器件中具有有限功能的一個(gè)子集。例如，Altera 公司的可免費(fèi)下載的 Quartus II 網(wǎng)絡(luò)版軟件 2.2 版，它針對(duì)的是主流的 Max 3000 型和 Max 7000 型 CPLD 器件，以及 Acex、Cyclone 和 Flex 6000 型FPGA，只適用于一個(gè)或少數(shù)幾個(gè)高端 FPGA 系列。它支持基于原理圖和文本的設(shè)計(jì)輸入、Verilog 和 VHDL 綜合、功能模擬和定時(shí)分析、布局和布線、以及通過(guò) ByteBlaster、ByteBlasterMV 和MasterBlaster 電纜進(jìn)行的器件編程。
　　Altera 公司提供的另一套免費(fèi)工具集是 Max+Plus II Baseline，它包括較老的 AHDL 設(shè)計(jì)語(yǔ)言和 Classic 產(chǎn)品系列。Altera 公司的設(shè)計(jì)軟件起步者套件 CD-ROM 光盤(pán)含有 Quartus II 網(wǎng)絡(luò)版和 Max+Plus II Baseline。如果簽約訂購(gòu)Quartus II ，你就可以得到對(duì) Altera 產(chǎn)品庫(kù)中全部器件的支持，另外還有行為建模與測(cè)試臺(tái)、LogicLock 基于組件遞增設(shè)計(jì)、較快的擬合算法、Tcl 文稿編排程序以及 SignalProbe 遞增式布線方面的支持。
　　與Altera 公司免費(fèi)軟件對(duì)等的Xilinx公司產(chǎn)品是 ISE WebPack 和 WebFitter，兩者均采用該公司收購(gòu)兩家綜合廠商 Minc 公司和 Synario 公司時(shí)獲得的技術(shù) (參考文獻(xiàn) 3)。ISE WebPack 在概念上與 Quartus II 網(wǎng)絡(luò)版相似，它支持 Xilinx 產(chǎn)品系列的一個(gè)子集，并且只能從 Xilinx 公司網(wǎng)站上獲得技術(shù)支持服務(wù)。ISE WebPack 既不能與 Core Generator 和 FPGA Editor 這些工具發(fā)生交互作用，也不包含 ChipScope Pro 設(shè)計(jì)驗(yàn)證。與 Quartus II 網(wǎng)絡(luò)版不同，ISE WebPack 不僅允許 Verilog 和 VHDL 設(shè)計(jì)輸入，還允許 Abel 語(yǔ)言綜合。
　　所有的 ISE 變異都可以與 Mentor Graphics 公司開(kāi)發(fā)的免費(fèi) ModelSim Xilinx Edition 模擬程序選件接口，ISE WebPack 的其余免費(fèi)附件有 HDL Bencher 自動(dòng)測(cè)試臺(tái)生成程序、StateCAD 自動(dòng)狀態(tài)機(jī)設(shè)計(jì)生成程序、ChipView 前后擬合圖形實(shí)用程序 (用以分配和觀察引腳和邏輯布局)，以及 Xpower 圖形功率分析工具。Xilinx 公司也可提供基于電子數(shù)據(jù)表和 Web 的功率分析工具 (參考文獻(xiàn) 4)。ISE WebPack 只能在 Windows 操作系統(tǒng)下運(yùn)行，而 WebFitter 的基于 Web 的接口還可以支持 Unix 和其它與瀏覽器兼容的操作系統(tǒng)。所有這些工具都只適用于 Xilinx 的 CPLD。該軟件很容易訪問(wèn)報(bào)表、注釋和元器件報(bào)價(jià)數(shù)據(jù)。WebFitter 還允許轉(zhuǎn)換用其它工具和其它制造商的器件生成的設(shè)計(jì)。
　　如果 Altera 公司和 Xilinx 公司正在提供可免費(fèi)下載的設(shè)計(jì)軟件套件，那么可以肯定，第三家最大的可編程邏輯供應(yīng)商 Lattice Semiconductor 公司也在這么做。ispLever 起步者工具包的唯一問(wèn)題是，你需要每半年注冊(cè)一次，以便獲得新的特許文件。ispLever 起步者版本支持 Lattice 公司的 SPLD、CPLD 和 GDX 產(chǎn)品，但不支持它從杰爾系統(tǒng)公司買(mǎi)來(lái)、并經(jīng)內(nèi)部開(kāi)發(fā)的 FPGA 器件。要支持這些FPGA器件，你必須升級(jí)到售價(jià)為 495 美元的 ispLever Base 或價(jià)格更貴的升級(jí)產(chǎn)品。ispLever 起步者工具包中包含的設(shè)計(jì)輸入選件有 Verilog、VHDL 和原理圖，定時(shí)約束和引腳輸出約束的輸入，Mentor Graphics 公司和 Synplicity 公司開(kāi)發(fā)的綜合引擎，Lattice 公司開(kāi)發(fā)的 ispVM 可編程實(shí)用程序，以及進(jìn)行功能模擬和時(shí)序模擬的能力。
　　幾年前作者通過(guò)使用 Cypress 公司的包含 Verilog 和 VHDL 的 Warp 工具集學(xué)會(huì)了 VHDL(參考文獻(xiàn) 5)。售價(jià)為99美元的Warp 包括內(nèi)容廣泛的《面向可編程邏輯的 VHDL》參考手冊(cè)。Warp 支持 Windows 和 Unix 操作系統(tǒng)，而且它的有限狀態(tài)機(jī)編輯程序和定時(shí)模擬程序均出自 Aldec公司。與我們所評(píng)估過(guò)的其它工具集不同，它很容易讓你在 Warp 中創(chuàng)建與器件和廠商無(wú)關(guān)的 HDL 設(shè)計(jì)，然后將其高效率地編譯成 Cypress 公司的可編程邏輯器件。