英特爾公司開發(fā)超低功耗制程

　　2005 年 9 月 21 日，北京訊――當(dāng)前，英特爾公司正致力開發(fā)其高性能65 納米（nm）邏輯制程的超低功耗版，以支持面向移動平臺和小型設(shè)備的超低功耗芯片的生產(chǎn)。這種超低功耗制程將會是英特爾第二代基于65 納米制造技術(shù)的芯片制程。

　　英特爾65 納米（1 納米是 1 米的十億分之一）高性能制程較英特爾當(dāng)前行業(yè)領(lǐng)先的 90 納米制程在功耗和性能方面雙雙勝出。英特爾此種超低功耗65納米的工藝制程為英特爾芯片設(shè)計人員提供了更多選擇，以滿足電控設(shè)備用戶對于電路密度、性能及功耗的各種需求。

　　英特爾移動平臺事業(yè)部副總裁兼總經(jīng)理 鄧慕理（Mooly Eden） 表示：“人們渴望擁有能最大限度延長電池使用時間的移動平臺，此類產(chǎn)品將借我們的新型超低功耗制程得到顯著增強。同時，我們將設(shè)計未來的移動平臺，以充分利用這兩種領(lǐng)先 65 納米制程的強大優(yōu)勢。”

　　降低芯片功耗的因素之一便是改進晶體管的設(shè)計，這一點對于移動設(shè)備和電控設(shè)備來說尤為重要。這些微小晶體管即使是在“關(guān)閉”狀態(tài)下,也會出現(xiàn)的漏電現(xiàn)象，對于整個行業(yè)也是一個巨大挑戰(zhàn)。

　　英特爾高級院士兼制程架構(gòu)與集成部門總監(jiān)Mark Bohr這樣講到：“當(dāng)前某些芯片上晶體管數(shù)目已超過十億，很明顯，單個晶體管的改進能夠為整臺設(shè)備帶來數(shù)倍的性能提升。對采用英特爾超低功耗65納米制程技術(shù)的芯片作測試表明，通過利用我們的標(biāo)準(zhǔn)制程，晶體管滲漏問題降低了大約1000倍。這就為采用此項技術(shù)的設(shè)備用戶大大節(jié)省了功耗?！?/P>

英特爾超低功耗65納米制程技術(shù)

　　英特爾超低功耗65納米制程技術(shù)包括多項關(guān)鍵的晶體管改進，在實現(xiàn)低功耗的同時提供了業(yè)界領(lǐng)先的高性能。這些改進大大減少了三種主要的晶體管滲漏：次臨界滲漏、接合點滲漏以及柵氧化層泄漏。晶體管滲漏的減少直接導(dǎo)致了功耗的降低和電池使用時間的延長。

關(guān)于英特爾65納米制程技術(shù)

　　英特爾65納米制程采用更高性能、更低功耗的晶體管、英特爾第二代應(yīng)變硅、八層高速銅互聯(lián)層以及新型低K絕緣材料。使用該制程將使英特爾當(dāng)前的單片晶體管數(shù)量（使用英特爾90納米技術(shù)）再翻一番。

　　英特爾65納米制程將采用柵極長度僅為35納米的新型晶體管，這將是業(yè)界體積最小、性能最高的量產(chǎn)CMOS晶體管。比較起來，當(dāng)前所生產(chǎn)的最先進的晶體管應(yīng)用于英特爾®奔騰®4處理器中，其柵極長度長度為50納米。體積小、速度快的晶體管是超快速處理器的重要構(gòu)建模塊。

　　此外，英特爾已將其第二代高性能應(yīng)變硅集成到這些65納米制程中。應(yīng)變硅可提供更高的驅(qū)動電流，從而提高晶體管的速度，而生產(chǎn)成本僅增加2%。