迎合三重播放業(yè)務(wù)時(shí)代需要的基礎(chǔ)局端 DSP(08-100)

　　SCR左邊的任一主單元均可直接與SCR右邊的從單元相連。主單元包括DSP的CPU、串行高速IO (SRIO)、四個(gè)傳輸控制器(TC)以及連接將三個(gè)主外設(shè)(PCI、HPI與EMAC)的連接至SCR的縱橫制端口。從單元包括DSP存儲(chǔ)器、DDR存儲(chǔ)器接口、Turbo協(xié)處理器 (TCP)、Viterbi 協(xié)處理器(VCP)以及將多個(gè)外設(shè)連接至 SCR 的縱橫制端口。

　　這種架構(gòu)既快速又高效，因?yàn)?SCR 使主從單元之間實(shí)現(xiàn)了真正的同時(shí)數(shù)據(jù)傳輸。例如，PCI 至 DDR EMIF 的連接獨(dú)立于 PCI 166 至 DSP CPU 的連接。數(shù)據(jù)完全是并行傳輸。當(dāng)多個(gè)主單元訪問同一個(gè)從單元時(shí)，SCR 執(zhí)行判優(yōu)。同時(shí)系統(tǒng)設(shè)計(jì)人員可以通過對(duì)主單元的優(yōu)先級(jí)別進(jìn)行編程來施加某些控制。

　　架構(gòu)要求

　　在執(zhí)行算法時(shí)，CPU 與存儲(chǔ)器之間的指令和數(shù)據(jù)傳輸至關(guān)重要。在如圖 2 所示的 TMS320C6455 DSP 存儲(chǔ)器系統(tǒng)中，可通過使用 256 位寬的數(shù)據(jù)總線并在 CPU 與存儲(chǔ)器之間的內(nèi)部直接存儲(chǔ)器存取 (DMA) 架構(gòu)上創(chuàng)建兩層高速緩存來優(yōu)化數(shù)據(jù)傳輸。

　　圖 2 TMS320C64x+ 內(nèi)部存儲(chǔ)器

　　另一個(gè)架構(gòu)要求是高效片上處理引擎。一種高效的方法是集成片上協(xié)處理器，以加速要求高性能的特定功能。例如，MS320C6455 DSP 就集成了 Viterbi 協(xié)處理器 (VCP) 與 Turbo 協(xié)處理器 (TCP)，如圖 1 所示。

　　片上處理工作完成后，開發(fā)人員仍需將大量數(shù)據(jù)從芯片傳輸至電路板上，最終傳輸?shù)诫娦艂鬏斀橘|(zhì)上。顯然應(yīng)選擇高速 IO，但考慮到上述的異構(gòu)架構(gòu)，確定哪種處理方法最佳就會(huì)變得復(fù)雜。

　　最佳解決方案是為片內(nèi)板級(jí)接口提供多種高性能 IO 接口。SRIO 是異構(gòu)多處理器器件間通信的最佳選擇，因?yàn)槠涓咄掏孪鬟f方案可實(shí)現(xiàn) 95% 的帶寬利用率(4x 串行雙向鏈路可達(dá) 10 Gb/s)。

　　當(dāng)然，外部存儲(chǔ)器傳輸最好采用 32 位 DDR2 存儲(chǔ)器控制器;同樣，連接片外器件最好采用 66 MHz PCI 總線;處理板上或板外 IP 流量的最好選擇 1 Gb/s 以太網(wǎng)媒體接入控制器 (EMAC);電信專用的通用測(cè)試與操作 PHY 接口則可充分滿足 ATM (UTOPIA 2) 連接的需求。

　　雖然 DSP 處理能力隨著具有更強(qiáng)并行能力以及其它高級(jí)特性的新架構(gòu)的推出而顯著提高，但電路板設(shè)計(jì)人員還可通過將多個(gè) DSP 高效集成到單個(gè)電路板來獲取更明顯的改善。使用 SRIO 快速連接大大簡(jiǎn)化了這項(xiàng)工作，因?yàn)閺?DSP 軟件的角度來看，DSP 之間的數(shù)據(jù)流處理與單個(gè) DSP 內(nèi)的數(shù)據(jù)流處理并沒有很大的差異。