fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

基于NiosII軟核的圖形用戶接口設(shè)計

摘要采用SOPC可編程片上系統(tǒng)技術(shù)，將NiosII32位處理器軟核嵌入到FPGA現(xiàn)場可編程門陣列中。通過VGA顯示控制模塊，構(gòu)建VGA顯示系統(tǒng)，該系統(tǒng)具有體積小、功耗低、可靠性強(qiáng)等特點(diǎn)。同時，通過軟硬件結(jié)合設(shè)計，使得系統(tǒng)更有利于修改和重復(fù)使用。關(guān)鍵詞 SOPC;VGA控制;NiosII;FPGA 隨著大規(guī)模集成電路技術(shù)的不斷發(fā)展，嵌入式計算機(jī)系統(tǒng)開始從MCU逐步過渡到SOC的新階段。SOPC是一種靈活、高效的SOC解決方案。其集成了處理器、存儲器、各種外圍設(shè)備等系統(tǒng)設(shè)計需要的部件，構(gòu)建成一個可編程
關(guān)鍵字： FPGA NiosII

Altera宣布為高性能FPGA提供高效的電源轉(zhuǎn)換解決方案

　　Altera公司日前宣布開始提供新款電源轉(zhuǎn)換解決方案，方便了電路板開發(fā)人員設(shè)計負(fù)載點(diǎn)電源方案，以最低的系統(tǒng)功耗實(shí)現(xiàn)FPGA最佳性能。新款電源轉(zhuǎn)換解決方案包括單片40A驅(qū)動器和同步MOSFET電源，經(jīng)過優(yōu)化，可以滿足Altera高性能Stratix??V、Arria??10以及Stratix??10?FPGA和SoC的核心需求。當(dāng)系統(tǒng)設(shè)計人員需要將高性能FPGA集成到系統(tǒng)中時，它為系統(tǒng)設(shè)計人員提供了高效的高密度電源轉(zhuǎn)換方案?！　⌒驴铍娫?型號ET4040)滿足了高
關(guān)鍵字： Altera FPGA ET4040

一種基于FPGA和DSP的圖行顯示控制系統(tǒng)設(shè)計

摘要提出了一種基于DSP和FPGA的圖行顯示控制系統(tǒng)，以及系統(tǒng)各部分的設(shè)計方法和思想。硬件上充分利用DSP高速計算和FPGA并行處理特點(diǎn);軟件上給出了圖形圖像、漢字字符等的驅(qū)動函數(shù)。通過鍵盤輸入和圖形圖像顯示的功能，系統(tǒng)驗(yàn)證表明，系統(tǒng)可以滿足圖像、正弦波、三角波等較為復(fù)雜的動態(tài)圖形的顯示，效果良好。關(guān)鍵詞 DSP;FPGA;圖像顯示控制隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計中越來越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來。文中設(shè)計的基于DSP
關(guān)鍵字： FPGA DSP

基于軟核NiosⅡ的實(shí)時人臉檢測系統(tǒng)

摘要基于FPGA內(nèi)嵌的NiosⅡ處理器，設(shè)計了一個實(shí)時人臉檢測系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測算法，描述了依據(jù)AdaBoost算法的人臉檢測軟件實(shí)現(xiàn)過程，最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的DE-2開發(fā)平臺上，對檢測系統(tǒng)進(jìn)行了整體設(shè)計。測試結(jié)果表明，系統(tǒng)有較高的檢測率，可以滿足實(shí)時人臉檢測的要求。關(guān)鍵詞人臉檢測;FPGA;AdaBoost算法;分類器人臉檢測是指在圖像中判斷是否有人臉存在，并且將檢測到的人臉部分在圖像中標(biāo)識出來的過程。作為人
關(guān)鍵字： FPGA NiosⅡ

一種基于FPGA的無人機(jī)控制器設(shè)計方案

摘要：根據(jù)無人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無人機(jī)控制器設(shè)計方案，并完成了該方案的軟硬件設(shè)計。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無人機(jī)控制器具有指令群延時低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿足使用要求。關(guān)鍵詞：無人機(jī)控制器;FPFG;鍵盤掃描;UART 無人機(jī)的飛行控制和機(jī)載電子設(shè)備的控制指令主要通過地面控制計算機(jī)中的軟件或者無人機(jī)控制器產(chǎn)生，這兩種相互獨(dú)立的控制方式互為備份。而無人機(jī)控制器主要由硬
關(guān)鍵字： FPGA UART

基于ARM7和FPGA的多軸控制器設(shè)計

摘要：介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時控制多路電機(jī)的運(yùn)動。利用Verilog HDL硬件描述語言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向和細(xì)分、絕對位移記錄、限位信號保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對關(guān)鍵邏輯及時序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動，并且
關(guān)鍵字： ARM7 FPGA

一款基于FPGA和DDS的數(shù)字調(diào)制信號發(fā)生器設(shè)計

摘要：為了提高數(shù)字調(diào)制信號發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號發(fā)生器設(shè)計方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計并實(shí)現(xiàn)了數(shù)字調(diào)制信號發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。
關(guān)鍵字： FPGA DDS

基于FPGA的JPEG2000數(shù)據(jù)壓縮實(shí)現(xiàn)

摘要：高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。關(guān)鍵詞：JPEG2000;數(shù)據(jù)壓縮;FPGA;DWT 近年來通信領(lǐng)域中信息的傳輸總量急速擴(kuò)大。由于存儲空間有限、通信帶寬等因素的限制，數(shù)據(jù)通常需要
關(guān)鍵字： FPGA JPEG2000

基于FPGA的射頻卡實(shí)時消費(fèi)記錄系統(tǒng)設(shè)計

摘要：基于使用戶刷卡消費(fèi)的數(shù)據(jù)可進(jìn)行采集存儲的目的，采用了在FPGA平臺上設(shè)計一種射頻卡實(shí)時消費(fèi)記錄系統(tǒng)的方法。該系統(tǒng)采用了FATFS文件系統(tǒng)，可將用戶數(shù)據(jù)及時保存到SD卡之中。通過對軟硬件模塊和上位機(jī)的設(shè)計，采用FPGA為開發(fā)平臺，對用戶刷卡消費(fèi)的記錄寫入到SD卡中。利用SD卡的移動性，可方便地實(shí)現(xiàn)與計算機(jī)的數(shù)據(jù)交換，達(dá)到數(shù)據(jù)分析的目的。此法便于客戶對消費(fèi)記錄的核對，具有實(shí)際商業(yè)價值。關(guān)鍵詞：FPGA;NIOS II;FM1702SL;SD;文件系統(tǒng) 文中主要討論射頻卡實(shí)時消費(fèi)記錄系統(tǒng)的硬件和軟件
關(guān)鍵字： FPGA SOPC

基于FPGA和STM32的CAN總線運(yùn)動控制器設(shè)計

摘要：運(yùn)用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計一種基于CAN總線的運(yùn)動控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計和軟件結(jié)構(gòu)。利用FPGA高速處理能力實(shí)現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計好的FPGA程序或是C程序進(jìn)行封裝，系統(tǒng)的可移植性強(qiáng)。關(guān)鍵詞：STM32;FPGA;CAN總線;運(yùn)動控制如今，運(yùn)動控制正朝著高速度、高精度、開放式的方向發(fā)展，從而對執(zhí)行部件提出了更高的要求。過去的運(yùn)動控制器主要是基于單片機(jī)
關(guān)鍵字： STM32 FPGA

京微雅格“光暖郵芯”系列活動之帶你走近FPGA

　　3月21日，由FPGA與可編程SoC的革新者京微雅格(北京)科技有限公司與北京郵電大學(xué)信息光子學(xué)與光通信研究院研究生會共同舉辦的2013年企業(yè)進(jìn)校園活動之北京郵電大學(xué)站圓滿落幕?！　”敬尉┪⒀鸥襁M(jìn)校園活動預(yù)先一個星期在北郵人論壇，北郵官方微信平臺以及各種社交網(wǎng)絡(luò)上進(jìn)行了廣泛的宣傳與推廣，在同學(xué)們之間反響強(qiáng)烈?；顒舆x在北京郵電大學(xué)最繁忙的主干道上兩側(cè)進(jìn)行，京微雅格派出了2位高級硬件和軟件設(shè)計師為同學(xué)演示了基于京微雅格FPGA芯片研發(fā)的智能機(jī)器人解決方案，該智能機(jī)器人方案通過單顆FPGA芯片進(jìn)行控制，能夠
關(guān)鍵字：京微雅格 FPGA SoC 北郵

京微雅格攜眾方案亮相2014年慕尼黑上海電子展獲熱捧

　　3月18—20日，京微雅格(北京)科技有限公司參加了在上海舉辦的慕尼黑電子展(electronica?Shanghai)?，現(xiàn)場向觀眾展示了眾多基于CME-M系列芯片的系統(tǒng)應(yīng)用解決方案，包括智能機(jī)器人、地鐵信息導(dǎo)航系統(tǒng)、高速公路信息系統(tǒng)、食品安全監(jiān)測系統(tǒng)以及面向醫(yī)療電子領(lǐng)域的超聲鍵盤控制方案和呼吸機(jī)顯示系統(tǒng)等方案，獲得現(xiàn)場觀眾的極大關(guān)注和廣泛好評。　　圖示一：京微雅格展臺前，工程師給現(xiàn)場觀眾進(jìn)行demo講解　　京微雅格此次展示的智能機(jī)器人方案絕對是展臺上的明星。精細(xì)的運(yùn)動控制、簡便
關(guān)鍵字：京微雅格 CME-M FPGA M7

基于FPGA的跳頻系統(tǒng)設(shè)計

摘要：同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時鐘相結(jié)合的快速同步方法，同時設(shè)計了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計使用VHDL硬件語言實(shí)現(xiàn)，采用Altera公司的EP3C16 E144C8作為核心芯片，并在此硬件平臺上進(jìn)行了功能驗(yàn)證。實(shí)際測試表明，該快速同步算法建立時間短、同步穩(wěn)定可靠。關(guān)鍵詞：跳頻;快速同步;FPGA;獨(dú)立信道法;同步頭法跳頻通信技術(shù)具有抗干擾、抗截獲和高頻譜利用率，應(yīng)用廣泛。同步是跳頻系統(tǒng)的
關(guān)鍵字： FPGA EP3C16

Xradio：別出心裁的系統(tǒng)教學(xué)用純FPGA無線電

　　我們幾乎完全用FPGA來構(gòu)建XRadio平臺，省略了放大器或分立濾波器等傳統(tǒng)模擬組件的使用(如圖1所示)。首先，我們將用電線連接成的簡單耦合電路鏈接至FPGA的I/O引腳，創(chuàng)建出基本天線。該天線用于發(fā)射RF信號到FPGA，F(xiàn)PGA通過數(shù)字下變頻和頻率解調(diào)實(shí)現(xiàn)FM接收器的信號處理。
關(guān)鍵字： Xradio 無線電 FPGA

基于FPGA的數(shù)字濾波器設(shè)計

　　利用VHDL語言設(shè)計數(shù)字濾波器，主要在于如何實(shí)現(xiàn)乘法。乘法常用的實(shí)現(xiàn)方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能節(jié)省大量硬件資源，但運(yùn)算周期過長，對于數(shù)字濾波器這種高速率要求不宜采取。分布式算法是現(xiàn)在比較流行的一種乘法實(shí)現(xiàn)方式，所用硬件資源較少，運(yùn)算速率也較快，但這只是針對小位寬乘法來說。對于數(shù)字濾波器的較大位寬的乘法，不宜采取。并行乘法，算法實(shí)現(xiàn)簡單直觀，對于現(xiàn)在資源豐富的FPGA，很好實(shí)現(xiàn)
關(guān)鍵字：濾波器數(shù)字 FPGA VHDL