首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號

  • 如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號-　　在新型賽靈思 FPGA 上使用低電壓差分信號（LVDS），只需一個電阻和一個電容就能夠數(shù)字化輸入信號。由于目前這一代賽靈思器件上提供有數(shù)百個 LVDS 輸入，理論上使用單個 FPGA 就能夠數(shù)字化數(shù)百個模擬信號。
  • 關(guān)鍵字： 賽靈思  FPGA  LVDS  

工程師談FPGA時序約束七步法

  • 工程師談FPGA時序約束七步法-時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時序約束。
  • 關(guān)鍵字： FPGA  PCB  接口電路  

FMC+ 標準將嵌入式設(shè)計推到全新的高度

  • FMC+ 標準將嵌入式設(shè)計推到全新的高度-更新后的 FPGA 夾層卡規(guī)范提供無與倫比的高 I/O 密度、向后兼容性。
  • 關(guān)鍵字： 嵌入式  FPGA  

如何擴展 FPGA 的工作溫度范圍

  • 如何擴展 FPGA 的工作溫度范圍-　　任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化，使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案。
  • 關(guān)鍵字： 賽靈思  XA6SLX45  FPGA  

如何使用FPGA加速機器學(xué)習(xí)算法

  • 如何使用FPGA加速機器學(xué)習(xí)算法-　　當前，AI因為其CNN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位。基本的CNN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
  • 關(guān)鍵字： FPGA  GPU  AuvizDNN  

基于ARM和FPGA的多路電機控制方案

  • 基于ARM和FPGA的多路電機控制方案-專用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅(qū)動器接口電路、編碼器接口電路、限位檢測電路和電源電路等組成，ARM通過串口實現(xiàn)與上位機之間的通信，解析從上位機獲得的控制指令，并通過FPGA產(chǎn)生相應(yīng)輸出信號給驅(qū)動器接口，驅(qū)動器接口外接驅(qū)動器。
  • 關(guān)鍵字： arm  fpga  電機控制  

詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實現(xiàn)目標

  • 詳解FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實現(xiàn)目標-FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照圖1進行，有些步驟可能由于其在當前項目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過程，這樣來達到項目時間上的優(yōu)勢。
  • 關(guān)鍵字： FPGA  

一文了解FPGA與DSP的區(qū)別、特點及用途

  • 一文了解FPGA與DSP的區(qū)別、特點及用途-FPGA是一種可編程的硅芯片，DSP是數(shù)字信號處理，當系統(tǒng)設(shè)計人員在項目的架構(gòu)設(shè)計階段就面臨到底采用FPGA還是DSP的重要問題。本文將首先分別介紹FPGA和DSP的特點，然后再從內(nèi)部資源、編程語言、功能多個角度解析兩者的不同。
  • 關(guān)鍵字： FPGA  DSP  

通過FPGA智能調(diào)試工具縮短驗證時間

  • 通過FPGA智能調(diào)試工具縮短驗證時間-設(shè)計人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開發(fā)周期并降低成本，同時顯著加快上市速度。
  • 關(guān)鍵字： FPGA  邏輯分析儀  

基于FPGA的虛擬現(xiàn)實定位系統(tǒng)

  • 基于FPGA的虛擬現(xiàn)實定位系統(tǒng)-虛擬現(xiàn)實技術(shù)是目前計算機信息科學(xué)中的前沿學(xué)科，文中設(shè)計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝向進行確定并通過以太網(wǎng)給虛擬場景主機發(fā)送數(shù)據(jù).整個系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內(nèi)部FIFO存儲，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實時傳送到上位機中，具有傳輸速度快.實時性等優(yōu)點，實現(xiàn)了虛擬現(xiàn)實高精度定位的功能.
  • 關(guān)鍵字： FPGA  虛擬現(xiàn)實  

電路設(shè)計常見的八個誤區(qū)

  • 電路設(shè)計常見的八個誤區(qū)-電路設(shè)計常見的八個誤區(qū)：現(xiàn)象一：這板子的PCB設(shè)計要求不高，就用細一點的線，自動布吧；現(xiàn)象二：這些總線信號都用電阻拉一下，感覺放心些；現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說。
  • 關(guān)鍵字： 電路設(shè)計  PCB  fpga  

FPGA實戰(zhàn)開發(fā)技巧（6）

  • FPGA實戰(zhàn)開發(fā)技巧（6）-時序性能是FPGA 設(shè)計最重要的指標之一。造成時序性能差的根本原因有很多，但其直接原因可分為三類：布局較差、邏輯級數(shù)過多以及信號扇出過高。
  • 關(guān)鍵字： FPGA  時序性能  

FPGA實戰(zhàn)開發(fā)技巧（7）

  • FPGA實戰(zhàn)開發(fā)技巧（7）-通常我們會為工程添加UCF 約束指定時序要求和管腳約束。但是UCF 約束是給MAP，PAR 等實現(xiàn)使用的，綜合工具XST 并不能感知系統(tǒng)的時序要求。而為XST 添加XCF 約束卻是使實現(xiàn)結(jié)果擁有最高頻率的關(guān)鍵。
  • 關(guān)鍵字： FPGA  XCF  UCF  

利用FPGA的自身特性實現(xiàn)隨機數(shù)發(fā)生器

  • 利用FPGA的自身特性實現(xiàn)隨機數(shù)發(fā)生器-本文主要介紹利用FPGA的自身的特性實現(xiàn)隨機數(shù)發(fā)生器，在Virtex-II Pro開發(fā)板上用ChipScope觀察隨機數(shù)序列，以及在PCIe4Base（基于Virtex-4 FPGA）上實現(xiàn)。
  • 關(guān)鍵字： fpga  

談?wù)勅绾卫肍PGA開發(fā)板進行ASIC原型開發(fā)

  • 談?wù)勅绾卫肍PGA開發(fā)板進行ASIC原型開發(fā)-ASIC設(shè)計在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進展意味著這些設(shè)計中的2/3能夠使用單個FPGA進行建模。
  • 關(guān)鍵字： FPGA  ASIC  
共6383條 48/426 |‹ « 46 47 48 49 50 51 52 53 54 55 » ›|

fpga介紹

您好，目前還沒有人創(chuàng)建詞條 fpga!
歡迎您創(chuàng)建該詞條，闡述對 fpga的理解，并與今后在此搜索 fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473