位失效圖 文章 進(jìn)入位失效圖技術(shù)社區(qū)

SOC芯片設(shè)計(jì)與測(cè)試

• 　　摘要：SOC已經(jīng)成為集成電路設(shè)計(jì)的主流。SOC測(cè)試變得越來(lái)越復(fù)雜，在設(shè)計(jì)時(shí)必須考慮DFT和DFM。本文以一SOC單芯片系統(tǒng)為例，在其設(shè)計(jì)、測(cè)試和可制造性等方面進(jìn)行研究，并詳細(xì)介紹了SOC測(cè)試解決方案及設(shè)計(jì)考慮。 關(guān)鍵詞：?jiǎn)涡酒到y(tǒng)；面向測(cè)試設(shè)計(jì)；面向制造設(shè)計(jì)；位失效圖；自動(dòng)測(cè)試設(shè)備     引言     以往的系統(tǒng)設(shè)計(jì)是將CPU，DSP，PLL，ADC，DAC或Memory等電路設(shè)計(jì)成IC后，再加以組合變成完整的系統(tǒng)，但現(xiàn)今的設(shè)計(jì)方式是
• 關(guān)鍵字： SOC  單芯片系統(tǒng)  面向測(cè)試設(shè)計(jì)  面向制造設(shè)計(jì)  位失效圖  自動(dòng)測(cè)試設(shè)備