首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 全局時(shí)鐘

FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法

  • FPGA全局時(shí)鐘和第二全局時(shí)鐘資源的使用方法-目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對時(shí)鐘的周期、占空比、延時(shí)和抖動提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動和延遲。
  • 關(guān)鍵字： 全局時(shí)鐘  FPGA  賽靈思  

FPGA全局時(shí)鐘資源相關(guān)原語及其使用

  • FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的...
  • 關(guān)鍵字： FPGA  全局時(shí)鐘  BUFG  
共2條 1/1 1

全局時(shí)鐘介紹

您好，目前還沒有人創(chuàng)建詞條全局時(shí)鐘!
歡迎您創(chuàng)建該詞條，闡述對全局時(shí)鐘的理解，并與今后在此搜索全局時(shí)鐘的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473