雙處理器文章進(jìn)入雙處理器技術(shù)社區(qū)

基于雙處理器的點(diǎn)焊控制系統(tǒng)的硬件設(shè)計(jì)

摘要：針對(duì)點(diǎn)焊的控制特點(diǎn)，設(shè)計(jì)了一種基于雙處理器的點(diǎn)焊控制系統(tǒng)。在該系統(tǒng)中，DSP模塊負(fù)責(zé)智能控制程序運(yùn)算，MCU模塊負(fù)責(zé)進(jìn)行人機(jī)對(duì)話，而信號(hào)的輸入輸出則由獨(dú)立的ADIO模塊負(fù)責(zé)。模擬試驗(yàn)表明，該硬件系統(tǒng)滿足工
關(guān)鍵字：點(diǎn)焊控制雙處理器硬件設(shè)計(jì)
點(diǎn)焊是將焊件裝配成搭接接頭，并壓緊在兩電極之間，利用電流通過(guò)焊件時(shí)產(chǎn)生的電阻熱熔化母材金屬，冷卻后形成焊點(diǎn)的一種電阻焊方法。其通電加熱時(shí)間一般為幾至幾十周波（一周波為0.02s），而電流有效值一般為幾至幾十KA。

研華近日推出了FWA-6500雙處理器設(shè)備

　　定制電信刀片服務(wù)器和多核心網(wǎng)絡(luò)平臺(tái)業(yè)務(wù)的全球領(lǐng)先制造商 -- 研華近日推出了FWA-6500雙處理器設(shè)備，該設(shè)備基于現(xiàn)今流行的Intel® Xeon®處理器5600系列。　　FWA-6500具有雙處理器的性能，可進(jìn)行多個(gè)GbE和10GbE連接的高速模塊化I/O 處理。系統(tǒng)專為高端網(wǎng)絡(luò)安全和數(shù)據(jù)包處理應(yīng)用而設(shè)計(jì)，充分利用了Intel® AES新指令集 (Intel® AES-NI)，可以空出更多的處理器周期，增強(qiáng)了虛擬化和處理能力。Intel® AES-NI添
關(guān)鍵字：研華雙處理器 FWA-6500

利用雙處理器延長(zhǎng)電池使用壽命

　　向著更低功耗、更高性能的電池供電型系統(tǒng)發(fā)展的趨勢(shì)毋庸置疑。對(duì)于電池電源而言，消費(fèi)者希望便攜式電子產(chǎn)品能夠以“更低電量執(zhí)行更多功能”，同時(shí)，眾多工業(yè)產(chǎn)品也開始轉(zhuǎn)而采用電池供電。　　數(shù)字信號(hào)處理器 (DSP) 常用于要求高性能的應(yīng)用領(lǐng)域，從而導(dǎo)致時(shí)鐘運(yùn)行速度不斷提升。任何需要高速運(yùn)行并集成成百上千萬(wàn)晶體管的處理器都需要盡可能地降低功耗。　　過(guò)去10 年來(lái)，架構(gòu)創(chuàng)新與低功耗策略推動(dòng)DSP處理能力不斷加強(qiáng)，MIPS性能不斷提升，同時(shí)，其他性能參數(shù)也在迅速得到改進(jìn)。在這種情況下，
關(guān)鍵字：雙處理器

共3條 1/1 1

雙處理器介紹

　　　雙核處理器　　雙處理器一般指雙核處理器　　雙核處理器（Dual Core Processor）是指在一個(gè)處理器上集成兩個(gè)運(yùn)算核心，從而提高計(jì)算能力?！半p核”的概念最早是由IBM、HP、Sun等支持RISC架構(gòu)的高端服務(wù)器廠商提出的，不過(guò)由于RISC架構(gòu)的服務(wù)器價(jià)格高、應(yīng)用面窄，沒有引起廣泛的注意。簡(jiǎn)而言之，雙核處理器即是基于單個(gè)半導(dǎo)體的一個(gè)處理器上擁有兩個(gè)一樣功能的處理器核心 [ 查看詳細(xì) ]

雙處理器 文章 進(jìn)入雙處理器技術(shù)社區(qū)

基于雙處理器的點(diǎn)焊控制系統(tǒng)的硬件設(shè)計(jì)

研華近日推出了FWA-6500雙處理器設(shè)備

利用雙處理器延長(zhǎng)電池使用壽命

雙處理器介紹

熱門主題

雙處理器文章進(jìn)入雙處理器技術(shù)社區(qū)