首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 周期測量

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

  • 摘要:介紹了在PPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對各種硬件除法進(jìn)行了比較,提出了高速串行BCD碼除法的硬件算 ...
  • 關(guān)鍵字: 頻率測量  周期測量  FPGA  VHDL  狀態(tài)機(jī)  

基于FPGA的同步測周期高精度數(shù)字頻率計(jì)的設(shè)計(jì)

  • 摘    要:本文介紹了一種同步測周期計(jì)數(shù)器的設(shè)計(jì),并基于該計(jì)數(shù)器設(shè)計(jì)了一個(gè)高精度的數(shù)字頻率計(jì)。文中給出了計(jì)數(shù)器的VHDL編碼,并對頻率計(jì)的FPGA實(shí)現(xiàn)進(jìn)行了仿真驗(yàn)證,給出了測試結(jié)果。關(guān)鍵詞:頻率計(jì);VHDL;FPGA;周期測量 在現(xiàn)代數(shù)字電路設(shè)計(jì)中,采用FPGA結(jié)合硬件描述語言VHDL可以設(shè)計(jì)出各種復(fù)雜的時(shí)序和邏輯電路,具有設(shè)計(jì)靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA,采用同步測周期的方法來實(shí)現(xiàn)寬頻段高精度數(shù)字頻率計(jì)的設(shè)計(jì)。 圖1 同步測周期計(jì)數(shù)器
  • 關(guān)鍵字: FPGA  VHDL  頻率計(jì)  周期測量  
共2條 1/1 1

周期測量介紹

您好,目前還沒有人創(chuàng)建詞條周期測量!
歡迎您創(chuàng)建該詞條,闡述對周期測量的理解,并與今后在此搜索周期測量的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473