實(shí)時(shí)數(shù)字文章進(jìn)入實(shí)時(shí)數(shù)字技術(shù)社區(qū)

基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)

摘要提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A／D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化，再用FPGA對(duì)數(shù)據(jù)進(jìn)行處理，并通過(guò)光纖傳輸。同時(shí)，F(xiàn)PGA還控制A／D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK
關(guān)鍵字： FPGA 實(shí)時(shí)數(shù)字光纖傳輸系統(tǒng)

為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場(chǎng)應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過(guò)兩個(gè)雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存，將DSP上的4個(gè)Bank信號(hào)中的8位和RAM的32位接口間進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并使用EDMA技術(shù)進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)工作時(shí)，通過(guò)對(duì)片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配，QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi)，達(dá)到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù)，加快算法軟件的執(zhí)行速度，實(shí)現(xiàn)高速實(shí)時(shí)圖像穩(wěn)定處理。
關(guān)鍵字： CPLD DSP 實(shí)時(shí)數(shù)字圖像

共2條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條實(shí)時(shí)數(shù)字!
歡迎您創(chuàng)建該詞條，闡述對(duì)實(shí)時(shí)數(shù)字的理解，并與今后在此搜索實(shí)時(shí)數(shù)字的朋友們分享。創(chuàng)建詞條