首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 異步時鐘

【從零開始走進FPGA】對立統(tǒng)一——異步時鐘同步化

  • 　　一、什么是對立統(tǒng)一 　　什么是CEO，就是首席執(zhí)行官，是在一個企業(yè)中負責(zé)日常經(jīng)營管理的最高級管理人員，又稱作行政總裁，或最高執(zhí)行長或大班。 　　那么，在FPGA系統(tǒng)，需不需要一個最高級別的執(zhí)行官，來管理所有進程呢?為了系統(tǒng)的有序性，不至于凌亂、崩潰，答案必然是肯定的。 　　誰都知道，F(xiàn)PGA內(nèi)部時序邏輯的工作，是通過時鐘的配合來完成任務(wù)的。那么當(dāng)系統(tǒng)中有異步時鐘的時候，怎么辦?每一個系統(tǒng)必須有一個最高級別的時鐘，執(zhí)行力最強;同時它擔(dān)任著管理異步時鐘的任務(wù)，其它異步時鐘想讓手下執(zhí)行任務(wù)，必須告訴執(zhí)
  • 關(guān)鍵字： FPGA  異步時鐘  

FPGA異步時鐘設(shè)計中的同步策略

  • 　1 引言　　基于FPGA的數(shù)字系統(tǒng)設(shè)計中大都推薦采用同步時序的設(shè)計，也就是單時鐘系統(tǒng)。但是實際的工程中，純粹單時鐘系統(tǒng)設(shè)計的情況很少，特別是設(shè)計模塊與外圍芯片的通信中，跨時鐘域的情況經(jīng)常不可避免。如果對跨
  • 關(guān)鍵字： FPGA  異步時鐘  策略    
共2條 1/1 1

異步時鐘介紹

您好，目前還沒有人創(chuàng)建詞條異步時鐘!
歡迎您創(chuàng)建該詞條，闡述對異步時鐘的理解，并與今后在此搜索異步時鐘的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473