時(shí)序文章進(jìn)入時(shí)序技術(shù)社區(qū)

FPGA約束、時(shí)序分析的概念介紹

時(shí)序約束的概念和基本策略時(shí)序約束主要包括周期約束（FFS到FFS，即觸發(fā)器到觸發(fā)器）和偏移約束（IPAD到FFS、FFS到OPAD）以及靜態(tài)路徑約束（IPAD到OPAD）等3種。通過(guò)附加約束條件可以使綜合布線(xiàn)工具調(diào)整映射和布局布線(xiàn)過(guò)程，使設(shè)計(jì)達(dá)到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線(xiàn)工具輸入信號(hào)在時(shí)鐘之前什么時(shí)候準(zhǔn)備好，綜合布線(xiàn)工具就可以根據(jù)這個(gè)約束調(diào)整與IPAD相連的Logic Circuitry的綜合實(shí)現(xiàn)過(guò)程，使結(jié)果滿(mǎn)足FFS的建立時(shí)間要求。附加時(shí)序約束的一般策略是先附加
關(guān)鍵字： FPGA 約束時(shí)序

簡(jiǎn)單幾步讓你看懂單片機(jī)時(shí)序圖

　　操作時(shí)序永遠(yuǎn)是使用任何一片IC芯片的最主要的內(nèi)容，看懂時(shí)序圖，再操控這個(gè)芯片就非常容易了。而提取芯片器件手冊(cè)上有用的信息是使用芯片的最基本步驟?！　∫砸壕э@示芯片1602為例　　首先我們來(lái)看1602的引腳定義，1602的引腳是很整齊的SIP單列直插封裝，器件手冊(cè)給出了引腳的功能數(shù)據(jù)表：　　　　我們只需要關(guān)注以下幾個(gè)管腳：　　3腳：VL，液晶顯示偏壓信號(hào)，用于調(diào)整LCD1602的顯示對(duì)比度，一般會(huì)外接電位器用以調(diào)整偏壓信號(hào)，注意此腳電壓為0時(shí)可以得到最強(qiáng)的對(duì)比度?！　?腳：RS，數(shù)據(jù)/命令選擇端，當(dāng)此腳
關(guān)鍵字：單片機(jī) 時(shí)序 LCD1602

I2C總線(xiàn)概述及時(shí)序總結(jié)

一.概述：I2C 是Inter-Integrated Circuit的縮寫(xiě)，發(fā)音為eye-squared cee or eye-two-cee , 它是一種兩線(xiàn)接口。I2C 只是用兩條雙向的線(xiàn)，一條 S
關(guān)鍵字： I2C總線(xiàn) 時(shí)序 SDA SCL

配置控制器局域網(wǎng)絡(luò)(CAN)位時(shí)序，優(yōu)化系統(tǒng)性能

簡(jiǎn)介控制器局域網(wǎng)絡(luò)(CAN)可在多個(gè)網(wǎng)絡(luò)站點(diǎn)之間提供強(qiáng)大的通信能力，支持多種數(shù)據(jù)速率和距離。CAN具有數(shù)據(jù)鏈路層仲裁、同步和錯(cuò)誤處理等特性，廣泛用于
關(guān)鍵字： CAN接口時(shí)序 CAN總線(xiàn) CAN網(wǎng)絡(luò)

時(shí)序分析的一些基本概念

時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話(huà)題，也是FPGA開(kāi)發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái)，先介紹時(shí)序分析中的一些基本概念。
關(guān)鍵字： FPGA 時(shí)序

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀(guān)”之三

　　10、FPGA的時(shí)序基礎(chǔ)理論　　我們的分析從下圖開(kāi)始，下圖是常用的靜態(tài)分析結(jié)構(gòu)圖，一開(kāi)始看不懂公式不要緊，因?yàn)槲視?huì)在后面給以非常簡(jiǎn)單的解釋?zhuān)骸　∵@兩個(gè)公式是一個(gè)非常全面的，準(zhǔn)確的關(guān)于建立時(shí)間和保持時(shí)間的公式。其中Tperiod為時(shí)鐘周期;Tcko為D觸發(fā)器開(kāi)始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開(kāi)始輸出的時(shí)間;Tlogic為中間的組合邏輯的延時(shí);Tnet為走線(xiàn)的延時(shí);Tsetup為D觸發(fā)器的建立時(shí)間;Tclk_skew為時(shí)鐘偏移，偏移的原因是因?yàn)闀r(shí)鐘到達(dá)前后兩個(gè)D觸發(fā)器的路線(xiàn)不是一樣長(zhǎng)?！　∵@里我們來(lái)做如下轉(zhuǎn)
關(guān)鍵字： FPGA 時(shí)序

影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？

影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？-提高FPGA設(shè)計(jì)生產(chǎn)力的工具、技巧和方法，9影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？
關(guān)鍵字： FPGA 時(shí)序

時(shí)序一致性測(cè)試解決方案

　　在某產(chǎn)品測(cè)試過(guò)程中，工程師反饋偶爾會(huì)出現(xiàn)數(shù)據(jù)異常，經(jīng)過(guò)系統(tǒng)性的分析，致遠(yuǎn)電子測(cè)試團(tuán)隊(duì)推測(cè)可能是ADC芯片的SPI通信總線(xiàn)的時(shí)序存在偶發(fā)異常，但由于異常出現(xiàn)概率很低，該如何對(duì)SPI通信總線(xiàn)偶發(fā)的時(shí)序問(wèn)題進(jìn)行定位呢?　　一、搭建測(cè)試環(huán)境　　SPI總線(xiàn)測(cè)試點(diǎn)位于主機(jī)的主板底部，時(shí)鐘頻率大約為33MHz，屬高頻信號(hào)，所以對(duì)探頭的端接方式比較講究;為了方便測(cè)試，如圖1所示，用短線(xiàn)將測(cè)試點(diǎn)引出，探頭的地線(xiàn)也從前端自繞線(xiàn)引出，這樣可以提高信號(hào)完整性，減少示波器采樣對(duì)時(shí)序分析過(guò)程的影響?！　?nbsp;
關(guān)鍵字：時(shí)序 SPI

交錯(cuò)雜散：時(shí)序不匹配

交錯(cuò)ADC之間存在著多種不匹配的現(xiàn)象，如失調(diào)和增益不匹配。此外，時(shí)序不匹配的校準(zhǔn)方法也得到了工程師們的廣泛關(guān)注。而在尋找解決方案之前，必須首先了解目前所面對(duì)的是什么，到底需要解決什么問(wèn)題。就像建筑工人
關(guān)鍵字：交錯(cuò)雜散時(shí)序

基于PLC技術(shù)的自動(dòng)縫制單元設(shè)計(jì)

摘要：基于特種工業(yè)縫紉機(jī)應(yīng)用范圍的拓展，性能不斷提升，要求自動(dòng)縫制單元除有縫紉機(jī)自動(dòng)縫制的功能外，同時(shí)兼有自動(dòng)送料、自動(dòng)折料、自動(dòng)取料、自動(dòng)定位功能。本文采用電控系統(tǒng)+外置可編程PLC實(shí)現(xiàn)要求功能，電控系
關(guān)鍵字：自動(dòng)縫制單元電控系統(tǒng) PLC 時(shí)序

基于CPLD的LCD1602顯示系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高LCD1602顯示效果，增強(qiáng)抗擾能力，文章基于TOP2812開(kāi)發(fā)板，依據(jù)LCD1602操作時(shí)序要求，在開(kāi)發(fā)板CPLD部分實(shí)現(xiàn)了LCD1602顯示系統(tǒng)的設(shè)計(jì)。文中對(duì)
關(guān)鍵字： LCD1602 顯示系統(tǒng) 時(shí)序 Vetilog HDL

硬件電路時(shí)序計(jì)算方法與應(yīng)用實(shí)例

　　摘要：本文針對(duì)高速電路設(shè)計(jì)中經(jīng)常面臨的時(shí)序問(wèn)題，提出了時(shí)序分析和計(jì)算方法，并結(jié)合SPI4.2接口給出了具體分析實(shí)例。　　1 滿(mǎn)足接收端芯片的建立/保持時(shí)間的必要性　　在高速數(shù)字電路設(shè)計(jì)中，由于趨膚效應(yīng)、臨近干擾、電流高速變化等因素，設(shè)計(jì)者不能單純地從數(shù)字電路的角度來(lái)審查自己的產(chǎn)品，而要把信號(hào)看作不穩(wěn)定的模擬信號(hào)。采用頻譜分析儀對(duì)信號(hào)分析，可以發(fā)現(xiàn)，信號(hào)的高頻譜線(xiàn)主要來(lái)自于信號(hào)的變化沿而不是信號(hào)頻率。例如一個(gè)1MHz的信號(hào)，雖然時(shí)鐘周期為1微秒，但是如果其變化沿上升或下降時(shí)間為納秒級(jí)，則在頻譜儀
關(guān)鍵字： DATA 源同步系統(tǒng) 數(shù)據(jù)類(lèi)信號(hào) 時(shí)序 TSCLK 201412

FPGA研發(fā)之道(14)寫(xiě)在coding之前的鐵律

　　寫(xiě)在coding之前的那些鐵律　　(1)注釋?zhuān)?好的代碼首先必須要有注釋?zhuān)⑨屩辽侔ㄎ募⑨專(zhuān)丝谧⑨專(zhuān)δ苷Z(yǔ)句注釋。　　文件注釋?zhuān)何募⑨尵褪且粋€(gè)說(shuō)明文：這通常在文件的頭部注釋?zhuān)糜诿枋龃a為那個(gè)工程中，由誰(shuí)寫(xiě)的，日期是多少，功能描述，有哪些子功能，及版本修改的標(biāo)示。這樣不論是誰(shuí)，一目了然。即使不寫(xiě)文檔，也能知道大概。　　接口描述：module的接口信號(hào)中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號(hào)線(xiàn)轉(zhuǎn)換成SRAM接口
關(guān)鍵字： FPGA coding 時(shí)序

淺淡邏輯設(shè)計(jì)的學(xué)習(xí)(三)

　　入門(mén) 　　結(jié)合一兩個(gè)小項(xiàng)目把上面所說(shuō)的事情都做好后，差不多就可以進(jìn)入入門(mén)的階段了(要求稍微嚴(yán)格了一點(diǎn)點(diǎn)，呵呵)。　　入門(mén)階段要學(xué)的有：設(shè)計(jì)時(shí)序;理解約束的原理及如何加約束。　　先談?wù)勗O(shè)計(jì)時(shí)序。　　設(shè)計(jì)時(shí)序是進(jìn)行邏輯設(shè)計(jì)的基本要求：時(shí)序是設(shè)計(jì)出來(lái)的，不是仿出來(lái)的，更不是湊出來(lái)的。　　很多人在做邏輯設(shè)計(jì)時(shí)喜歡一上來(lái)就狂寫(xiě)代碼，寫(xiě)到一半后發(fā)現(xiàn)信號(hào)間的時(shí)序出問(wèn)題了，只好推倒重來(lái);好不容易反復(fù)了幾次之后，通過(guò)仿真軟件看了下，差不多要對(duì)了，于是再湊一下時(shí)序，竟然對(duì)了!但這個(gè)做法除了設(shè)計(jì)周期長(zhǎng)外，
關(guān)鍵字：邏輯設(shè)計(jì) 時(shí)序約束

FPGA設(shè)計(jì)：時(shí)序就是全部

　　當(dāng)你的FPGA設(shè)計(jì)不能滿(mǎn)足時(shí)序要求時(shí)，原因也許并不明顯。解決方案不僅僅依賴(lài)于使用FPGA的實(shí)現(xiàn)工具來(lái)優(yōu)化設(shè)計(jì)從而滿(mǎn)足時(shí)序要求，也需要設(shè)計(jì)者具有明確目標(biāo)和診斷/隔離時(shí)序問(wèn)題的能力。設(shè)計(jì)者現(xiàn)在有一些小技巧和幫助來(lái)設(shè)置時(shí)鐘;使用像Synopsys Synplify Premier一樣的工具正確地設(shè)置時(shí)序約束;然后調(diào)整參數(shù)使之滿(mǎn)足賽靈思FPGA設(shè)計(jì)性能的目標(biāo)。　　會(huì)有來(lái)自不同角度的挑戰(zhàn)，包括：　　● 更好的設(shè)計(jì)計(jì)劃，例如完整的和精確的時(shí)序約束和時(shí)鐘規(guī)范　　● 節(jié)約時(shí)間的設(shè)計(jì)技術(shù)，例如為更好的性能結(jié)
關(guān)鍵字： FPGA Synplify 時(shí)序