首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> 時(shí)序設(shè)計(jì)

5G網(wǎng)絡(luò)的時(shí)序設(shè)計(jì)和管理同步方式

  • 隨著網(wǎng)絡(luò)從使用基于頻分雙工（FDD）的通信鏈路發(fā)展到使用時(shí)分雙工（TDD），不僅出現(xiàn)了頻率方面的需求，同時(shí)還產(chǎn)生了對(duì)精確相位和時(shí)間同步的需求。運(yùn)營商在TDD網(wǎng)絡(luò)中部署的設(shè)備依賴于GNSS、同步以太網(wǎng)（SyncE）和IEEE-1588精確時(shí)間協(xié)議（PTP）的組合，以在整個(gè)網(wǎng)絡(luò)中提供準(zhǔn)確的頻率、相位和時(shí)間。  第三代合作伙伴計(jì)劃（3GPP）第15版中引入了全新的5G RAN架構(gòu)，此架構(gòu)將基帶單元（BBU）和遠(yuǎn)程無線電頭端（RRH）拆分為集中式單元（CU）、分布式單元（DU）和無線電單元（RU）。這種
  • 關(guān)鍵字： 5G網(wǎng)絡(luò)  時(shí)序設(shè)計(jì)  

基于邏輯組的快速宏布局方法

  • 本文介紹了一種適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼 Talus 可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對(duì)于高宏數(shù)設(shè)計(jì)來說，這種方法要較一般的分組方法更快速更合理。對(duì)于時(shí)序關(guān)鍵設(shè)計(jì)，我們可使用積極的“宏布局”方法來顯示關(guān)鍵邏輯組，然后再通過增量（incremental）的“宏布局”來調(diào)整布局形狀（無宏或其它邏輯組阻塞的前提下將關(guān)鍵邏輯聚集在一起）；這種方法可為我們常規(guī)設(shè)計(jì)帶好更好時(shí)序（包括 WNS/TNS）和更好布線結(jié)果（總線長）。
  • 關(guān)鍵字： 時(shí)序設(shè)計(jì)  快速平面布局  微捷碼  

基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開發(fā)更快的下一代處理器。
  • 關(guān)鍵字： 流水線CPU  時(shí)序設(shè)計(jì)  FPGA  

正確的同步降壓FET時(shí)序設(shè)計(jì)

  • 由于工程師們都在竭盡所能地獲得其電源的最高效率，時(shí)序優(yōu)化正變得越來越重要。在開關(guān)期間，存在兩個(gè)過渡階...
  • 關(guān)鍵字： 同步降壓  FET  時(shí)序設(shè)計(jì)  

FPGA基礎(chǔ)之時(shí)序設(shè)計(jì)

  • FPGA設(shè)計(jì)一個(gè)很重要的設(shè)計(jì)是時(shí)序設(shè)計(jì)，而時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立(Setup)/保持(Hold)時(shí)間的要求。建立時(shí)間(Setup Time)：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間
  • 關(guān)鍵字： FPGA  基礎(chǔ)  時(shí)序設(shè)計(jì)    

邏輯組高宏數(shù)、難時(shí)序設(shè)計(jì)平面布局方法

  • 我們一起學(xué)習(xí)適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼Talus可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對(duì)于高宏數(shù)設(shè)計(jì)來說，這種方
  • 關(guān)鍵字： 邏輯  布局  方法  時(shí)序設(shè)計(jì)    

四種常用FPGA/CPLD設(shè)計(jì)思想與技巧

四種常用FPGA/CPLD設(shè)計(jì)思想與技巧之串并轉(zhuǎn)換

共8條 1/1 1

時(shí)序設(shè)計(jì)介紹

您好，目前還沒有人創(chuàng)建詞條時(shí)序設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)時(shí)序設(shè)計(jì)的理解，并與今后在此搜索時(shí)序設(shè)計(jì)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473