首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 校驗(yàn)矩陣

基于FPGA的大圍數(shù)QC_LDPC碼的譯碼器

  • 摘要 針對(duì)QC_LDPC碼的短環(huán)對(duì)碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計(jì)。算法首先分別對(duì)3個(gè)不同的子矩陣進(jìn)行移位運(yùn)算，每個(gè)子矩陣分別與它們移位后生成的子矩陣共同組合形成1個(gè)新的子矩陣，然后再將新生成
  • 關(guān)鍵字： QC_LDPC碼  校驗(yàn)矩陣  分層迭代譯碼算法  FPGA  
共1條 1/1 1

校驗(yàn)矩陣介紹

您好，目前還沒(méi)有人創(chuàng)建詞條校驗(yàn)矩陣!
歡迎您創(chuàng)建該詞條，闡述對(duì)校驗(yàn)矩陣的理解，并與今后在此搜索校驗(yàn)矩陣的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473