首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> 物理綜合

通過物理綜合與優(yōu)化提升設(shè)計(jì)性能

  • 邏輯優(yōu)化、邏輯布局和最小化互連延遲都是實(shí)現(xiàn)最大性能的重要工作。時(shí)序驅(qū)動(dòng)綜合技術(shù)對(duì)設(shè)計(jì)性能提供了重大改進(jìn)。影響時(shí)序驅(qū)動(dòng)綜合的限制因素是估計(jì)布線延遲的精度。
  • 關(guān)鍵字： 物理綜合  最小化互連延遲  Virtex  

設(shè)計(jì)性能:物理綜合與優(yōu)化

  • 工藝技術(shù)的發(fā)展極大地提高了 FPGA 器件的密度。多個(gè)賽靈思? VirtexTM 系列中都包含了超過 1 百萬系統(tǒng)門的 ...
  • 關(guān)鍵字： 設(shè)計(jì)性能  物理綜合  優(yōu)化  

設(shè)計(jì)性能：物理綜合與優(yōu)化

  • 這些技巧可幫助您利用實(shí)現(xiàn)工具獲得最大功效。 工藝技術(shù)的發(fā)展極大地提高了 FPGA 器件的密度。多個(gè)賽靈思® VirtexTM 系列中都包含了超過 1 百萬系統(tǒng)門的器件。這種器件密度的提高和 300 mm 晶圓片的使用，為 FPGA 批量生產(chǎn)創(chuàng)造了條件。 曾經(jīng)只能使用 ASIC 來實(shí)現(xiàn)的設(shè)計(jì)現(xiàn)在可以在可編程器件中實(shí)現(xiàn)了。最新的 90 nm Virtex-4 器件提供了超過 200,000 個(gè)邏輯單元、6 MB 的塊 RAM和接近 100 個(gè) DSP 塊。創(chuàng)建能夠有效利用這些器件中的可用
  • 關(guān)鍵字： 物理綜合  消費(fèi)電子  優(yōu)化  消費(fèi)電子  
共3條 1/1 1

物理綜合介紹

您好，目前還沒有人創(chuàng)建詞條物理綜合!
歡迎您創(chuàng)建該詞條，闡述對(duì)物理綜合的理解，并與今后在此搜索物理綜合的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473