首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 現(xiàn)場(chǎng)可編程門(mén)陣列

現(xiàn)場(chǎng)可編程門(mén)陣列 文章 進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列技術(shù)社區(qū)

基于FPGA的副載波信號(hào)在光載無(wú)線通信系統(tǒng)中傳輸?shù)膶?shí)現(xiàn)

  • 　　袁琪，陳蓉，寇召飛　?。ㄎ靼部萍即髮W(xué)通信與信息工程學(xué)院，陜西 西安 710054）　　摘要：為了避免RoF在光域調(diào)制容易引入相位噪聲和大量色散等缺點(diǎn)，提出了一種在電域進(jìn)行副載波調(diào)制的方法，具體是使用FPGA進(jìn)行AM副載波調(diào)制，生成基帶副載波信號(hào)，然后使用激光調(diào)制器將副載波信號(hào)調(diào)制為光信號(hào)，并將信號(hào)經(jīng)過(guò)光纖傳輸。在經(jīng)過(guò)光纖系統(tǒng)傳輸后的示波器上能夠觀察到清晰的副載波波形，且光功率計(jì)讀數(shù)符合預(yù)期，表明經(jīng)過(guò)光纖傳輸后效果良好，實(shí)驗(yàn)結(jié)果表明在電域能進(jìn)行副載波調(diào)制，從而驗(yàn)證了基于FPGA的光載無(wú)線通信的副載波信號(hào)
  • 關(guān)鍵字： 201906  光載無(wú)線通信  副載波調(diào)制  正弦波  現(xiàn)場(chǎng)可編程門(mén)陣列  

基于IP核的PCI Express接口設(shè)計(jì)

  • 現(xiàn)代測(cè)控系統(tǒng)和通信領(lǐng)域?qū)?shù)據(jù)傳輸速率的要求越來(lái)越高。相比PC 中其他技術(shù)的發(fā)展，總線技術(shù)的發(fā)展顯得相對(duì)緩慢，總線性能已經(jīng)成為制約系統(tǒng)性能發(fā)揮的
  • 關(guān)鍵字： 現(xiàn)場(chǎng)可編程門(mén)陣列  DMA控制器  IP核  

基于EDA的多路口交通控制系統(tǒng)研究

  • 文章中選用目前應(yīng)用較廣泛的VHDL硬件電路描述語(yǔ)言，實(shí)現(xiàn)對(duì)路口交通燈系統(tǒng)的控制器的硬件電路描述，在Altera公司的EDA軟件平臺(tái)MAX+PLUSⅡ環(huán)境下通過(guò)了編
  • 關(guān)鍵字： 交通控制  EDA  現(xiàn)場(chǎng)可編程門(mén)陣列  

基于DSP和XC2S50嵌入式結(jié)構(gòu)的便攜數(shù)字存儲(chǔ)示波表設(shè)計(jì)

基于FPGA的可配置FFT IP核實(shí)現(xiàn)研究

  • 摘要 針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě)，利用ModelSim仿真，由ISE綜合并下載，在Xilinx
  • 關(guān)鍵字： 快速傅里葉變換  可配置  現(xiàn)場(chǎng)可編程門(mén)陣列  

基于FPGA的F-RAM防掉電設(shè)計(jì)

  • 摘要 在復(fù)雜實(shí)驗(yàn)條件下，需采用非易失性鐵電存儲(chǔ)器記錄重要數(shù)據(jù)。為防止二次上電時(shí)實(shí)驗(yàn)數(shù)據(jù)被覆蓋，需設(shè)計(jì)防掉電功能。文中介紹了一種F-RAM的防棹電設(shè)計(jì)思路，并基于現(xiàn)場(chǎng)可編程門(mén)陣列實(shí)現(xiàn)，板級(jí)驗(yàn)證工作正常，并已
  • 關(guān)鍵字： 非易失鐵電存儲(chǔ)器  防掉電  現(xiàn)場(chǎng)可編程門(mén)陣列  

基于FPGA的PCI Express應(yīng)用平臺(tái)設(shè)計(jì)

  • 傳統(tǒng)的數(shù)據(jù)傳輸應(yīng)用平臺(tái)是基于PCI總線設(shè)計(jì)實(shí)現(xiàn)的。PCI總線是并行共享總線，具有數(shù)據(jù)傳輸速率慢等缺點(diǎn)。隨著點(diǎn)對(duì)點(diǎn)高速串行PCI Express(Peripheral Component Int erconnect Express，PCI—E)總線的發(fā)展，基于
  • 關(guān)鍵字： 現(xiàn)場(chǎng)可編程門(mén)陣列  PCI―E  WDF  

基于FPGA的GPS數(shù)據(jù)采集器的設(shè)計(jì)與實(shí)現(xiàn)

基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

  • 摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語(yǔ)言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)
  • 關(guān)鍵字： DDS  現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)  相位累加器  Verilog_HDL  

基于FPGA的軟件無(wú)線電高速數(shù)字信號(hào)處理

  • 　　摘 要 本文首先建立了單信道的軟件無(wú)線電數(shù)學(xué)模型，分析比較了FPGA、ASIC以及DSP設(shè)計(jì)方式的優(yōu)缺點(diǎn)，并深入研究了FPGA技術(shù)在軟件無(wú)線電中的應(yīng)用。 　　關(guān)鍵詞 現(xiàn)場(chǎng)可編程門(mén)陣列 上/下變頻器 DA算法 　　1 引言 　　軟件無(wú)線電的基本思想是：A/D、D/A變換器盡可能地接近天線，用軟件來(lái)完成盡可能多的無(wú)線電臺(tái)的功能1軟件無(wú)線電的結(jié)構(gòu)大致分為三種：射頻低通采樣數(shù)字化結(jié)構(gòu)、射頻帶通采樣數(shù)字化結(jié)構(gòu)和寬帶中頻采樣數(shù)字化結(jié)構(gòu)。 　　對(duì)于前兩種方式，由于是對(duì)射頻信號(hào)直接進(jìn)行采樣，結(jié)構(gòu)簡(jiǎn)潔，并把模擬
  • 關(guān)鍵字： 現(xiàn)場(chǎng)可編程門(mén)陣列  上/下變頻器  DA算法  

蘭州重離子加速器小功率直流電源數(shù)字化方案

  • 摘要：介紹了一種用于蘭州重離子加速器(HIRFL)的由現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、復(fù)雜可編程邏輯器件(CPLD)和單片機(jī)(MCU)組合的直流電源數(shù)字控制系統(tǒng)，該系統(tǒng)充分利用了各元件優(yōu)點(diǎn)，并使其協(xié)調(diào)工作實(shí)現(xiàn)電源狀態(tài)檢測(cè)、開(kāi)關(guān)
  • 關(guān)鍵字： 數(shù)字電源  現(xiàn)場(chǎng)可編程門(mén)陣列  復(fù)雜可編程邏輯器件  單片機(jī)  

一種基于ARM和FPGA的環(huán)形緩沖區(qū)接口設(shè)計(jì)

  • 目前，基于ARM和FPGA架構(gòu)的嵌入式系統(tǒng)在通信設(shè)備中得到廣泛的應(yīng)用。文章提出了一種基于ARM和FPGA的環(huán)形緩沖區(qū)接口設(shè)計(jì)方案，從而實(shí)現(xiàn)了ARM和FPGA之間的數(shù)據(jù)緩沖和速率匹配。實(shí)際測(cè)試表明該方案能夠有效地對(duì)數(shù)據(jù)速率進(jìn)行匹配，且具有良好的可擴(kuò)展性。
  • 關(guān)鍵字： ARM  現(xiàn)場(chǎng)可編程門(mén)陣列  環(huán)形緩沖區(qū)  

基于PI控制的全數(shù)字鎖相環(huán)設(shè)計(jì)

  • 針對(duì)以往全數(shù)字鎖相環(huán)研究中所存在電路結(jié)構(gòu)復(fù)雜、設(shè)計(jì)難度較大和系統(tǒng)性能欠佳等問(wèn)題，提出了一種實(shí)現(xiàn)全數(shù)字鎖相環(huán)的新方法。該鎖相環(huán)以數(shù)字比例積分控制的設(shè)計(jì)結(jié)構(gòu)取代了傳統(tǒng)的一些數(shù)字環(huán)路濾波控制方法。應(yīng)用EDA技術(shù)完成系統(tǒng)設(shè)計(jì)，并進(jìn)行計(jì)算機(jī)仿真。仿真結(jié)果表明：在一定的頻率范圍內(nèi)，該鎖相環(huán)鎖定時(shí)間最長(zhǎng)小于15個(gè)輸入信號(hào)周期，相位抖動(dòng)小于輸出信號(hào)周期的5％，且具有電路結(jié)構(gòu)簡(jiǎn)單、環(huán)路性能好和易于集成的特點(diǎn)。
  • 關(guān)鍵字： 比列積分控制  全數(shù)字鎖相環(huán)  超高速集成電路硬件描述語(yǔ)言  現(xiàn)場(chǎng)可編程門(mén)陣列  

基于FPGA的頻率特性測(cè)試儀的設(shè)計(jì)

  • 為設(shè)計(jì)一款便攜式頻率特性測(cè)試儀，該系統(tǒng)以大規(guī)?？煽r程邏輯器件為實(shí)現(xiàn)載體，采用了基于FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案，以VHDL為設(shè)計(jì)語(yǔ)言，設(shè)計(jì)了包含掃頻信號(hào)源、測(cè)幅、測(cè)相及顯示等電路，系統(tǒng)經(jīng)峰值檢測(cè)和相位檢測(cè)分別完成了被測(cè)網(wǎng)絡(luò)的幅頻和相頻特性測(cè)量及曲線顯示，經(jīng)調(diào)試功能上能滿足大部分系統(tǒng)要求，對(duì)RC串并聯(lián)電路進(jìn)行測(cè)量誤差為0．4％；該系統(tǒng)具有探作簡(jiǎn)單、成本低廉、性能穩(wěn)定等特點(diǎn)，具有較強(qiáng)的實(shí)用價(jià)值與發(fā)展前景。
  • 關(guān)鍵字： 頻率特性  現(xiàn)場(chǎng)可編程門(mén)陣列  直接數(shù)字頻率合成DDS  正弦信號(hào)  

基于DSP和FPGA的一種新型光伏并網(wǎng)控制方法

  • 基于數(shù)字信號(hào)處理器(DSP)與現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)，提出了一種適合光伏并網(wǎng)系統(tǒng)的新型控制方法，并設(shè)計(jì)了相應(yīng)的控制器。DSP負(fù)責(zé)電壓外環(huán)控制以及最大功率點(diǎn)跟蹤(MPPT)控制；FPGA負(fù)責(zé)帶電壓前饋的電流內(nèi)環(huán)控制和正弦脈寬調(diào)制(SPWM)驅(qū)動(dòng)算法；DSP與FPGA之間通過(guò)串行外設(shè)接口SPI總線通訊。該控制結(jié)構(gòu)不僅高度模塊化、穩(wěn)定可靠，而且實(shí)現(xiàn)了三相電流獨(dú)立控制。最后進(jìn)行了仿真驗(yàn)證，并實(shí)際應(yīng)用在某500 kW光伏并網(wǎng)逆變器中，仿真和現(xiàn)場(chǎng)試驗(yàn)結(jié)果表明，并網(wǎng)運(yùn)行性能良好。
  • 關(guān)鍵字： 光伏并網(wǎng)  數(shù)字信號(hào)處理器  現(xiàn)場(chǎng)可編程門(mén)陣列  
共29條 1/2 1 2 »

現(xiàn)場(chǎng)可編程門(mén)陣列介紹

　FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473