首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 編譯技術(shù)

Xilinx的增量編譯技術(shù)

  • 通常FPGA工程師編譯較大的工程時(shí)比較頭疼，因?yàn)榫幾g時(shí)間非常長，常常需要花費(fèi)幾個(gè)小時(shí)，如果是在調(diào)試階段，每次修改一個(gè)錯(cuò)誤需要幾小時(shí)，這樣效率就非常低。導(dǎo)致編譯時(shí)間較長的原因有兩點(diǎn)：1. 設(shè)計(jì)中資源利用比較大
  • 關(guān)鍵字： Xilinx  增量  編譯技術(shù)    
共1條 1/1 1

編譯技術(shù)介紹

您好，目前還沒有人創(chuàng)建詞條編譯技術(shù)!
歡迎您創(chuàng)建該詞條，闡述對編譯技術(shù)的理解，并與今后在此搜索編譯技術(shù)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473