首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 節(jié)點技術(shù)

通向14/15nm節(jié)點的技術(shù)挑戰(zhàn)

  • 　　當半導體業(yè)準備進入14/15nm節(jié)點時，將面臨眾多的技術(shù)挑戰(zhàn) 　　對于邏輯電路，STMicro的Thomas Skotnicki認為傳統(tǒng)的CMOS制造工藝方法己不再適用。因為當器件的尺寸持續(xù)縮小時，由于己達極限許多缺陷顯現(xiàn)。按IBM技術(shù)經(jīng)理Mukesh Khare看法，如柵氧化層的厚度Tox再縮小有困難。另外，除非采用其它方法，因為隨著互連銅線的尺寸縮小銅線的電阻增大及通孔的電阻增大也是另一個挑戰(zhàn)。
  • 關(guān)鍵字： EUV  節(jié)點技術(shù)  
共1條 1/1 1

節(jié)點技術(shù)介紹

您好，目前還沒有人創(chuàng)建詞條節(jié)點技術(shù)!
歡迎您創(chuàng)建該詞條，闡述對節(jié)點技術(shù)的理解，并與今后在此搜索節(jié)點技術(shù)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473