設計時序 文章 進入設計時序技術社區(qū)

手把手課堂:Xilinx FPGA設計時序約束指南

• 　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現FPGA 設計的最優(yōu)結果。 　　何為時序約束？ 　　為保證設計的成功，設計人員必須確保設計能在特定時限內完成指定任務。要實現這個目的，我們可將時序約束應用于連線中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。 　　在 FPGA 設計
• 關鍵字： Xilinx  FPGA  設計時序