首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 門(mén)電路

FPGA學(xué)習(xí)流程總結(jié)

  • FPGA學(xué)習(xí)流程總結(jié)-熟悉數(shù)字電路，門(mén)電路，組合邏輯電路、時(shí)序邏輯電路
  • 關(guān)鍵字： FPGA  門(mén)電路  組合邏輯電路  

二極管與門(mén)電路圖

可編程門(mén)電路圖

由門(mén)電路構(gòu)成的雙相鐘脈沖發(fā)生器

由門(mén)電路構(gòu)成的單穩(wěn)態(tài)多諧振蕩器

門(mén)電路組成單穩(wěn)態(tài)電路圖

  • 圖中B和C是兩個(gè)不同的單穩(wěn)態(tài)電路，B是微分型下降沿觸發(fā)的單穩(wěn)態(tài)；C是上升沿觸發(fā)的單穩(wěn)態(tài)。圖中B和A一樣，輸出脈沖的負(fù)跳變返回到輸入，但這個(gè)電路不需要外接二極管。C是正跳變返回到輸入。...
  • 關(guān)鍵字： 門(mén)電路  單穩(wěn)態(tài)  

門(mén)電路組成觸發(fā)器電路圖

  • 圖B所示，它的真值表如表B所示。在應(yīng)用中，如由R-S觸發(fā)器作開(kāi)關(guān)整形時(shí)，應(yīng)將輸入端經(jīng)一電阻接VDD或VSS，不允許存在懸空的過(guò)程，電阻阻值可選100千歐~1兆歐。...
  • 關(guān)鍵字： 門(mén)電路  觸發(fā)器  

門(mén)電路組成觸發(fā)電路圖

  • 圖中所示是分別用與非門(mén)和或非門(mén)組成的觸發(fā)電路，比較實(shí)用。圖示中A是用與非門(mén)組成的R-S觸發(fā)器。在R-S觸發(fā)器的R端和S端連接一個(gè)微動(dòng)開(kāi)關(guān)，每按下一次，使S端獲得一個(gè)下降脈沖，在Q端就輸出一個(gè)脈沖信號(hào)，這樣就形成了一個(gè)“手...
  • 關(guān)鍵字： 門(mén)電路  觸發(fā)電路  

門(mén)電路的變通應(yīng)用電路圖

  • 如果手頭只有一種門(mén)或二種門(mén)，我們可以設(shè)法通過(guò)適當(dāng)組合變成其它形式的門(mén)，暫稱其為變通應(yīng)用或組合應(yīng)用。圖A是采用四種基本門(mén)電路中的任何一種，在其輸入和輸出端上適當(dāng)聯(lián)接，就可變換成其它形式的門(mén)。...
  • 關(guān)鍵字： 門(mén)電路  變通應(yīng)用  

怎樣用門(mén)電路擴(kuò)展單片機(jī) I/O 接口？

  • 怎樣用門(mén)電路芯片作為擴(kuò)展I/O接口?應(yīng)用系統(tǒng)中，采用TTL電路、CMOS電路鎖存器或三態(tài)門(mén)電路也可以構(gòu)成各種類型 ...
  • 關(guān)鍵字： 門(mén)電路  擴(kuò)展單片機(jī)  IO接口  

基于CPLD和LVPECL門(mén)電路的脈寬可調(diào)窄脈沖信號(hào)發(fā)生

  • 超寬帶無(wú)線通信技術(shù)是目前無(wú)線通信領(lǐng)域先進(jìn)的通信技術(shù)之一，它利用極寬頻帶的超窄脈沖進(jìn)行無(wú)線通信，在無(wú)載波脈沖體制雷達(dá)中被廣泛應(yīng)用，多年來(lái)一直被限定為軍用技術(shù)。近年來(lái)，隨著電子技術(shù)的飛速發(fā)展，在無(wú)線通信用
  • 關(guān)鍵字： LVPECL  CPLD  門(mén)電路  脈寬可調(diào)    

七種判奇電路實(shí)現(xiàn)方法的分析比較

  • 目前數(shù)字電子技術(shù)基礎(chǔ)課程的實(shí)驗(yàn)內(nèi)容包括驗(yàn)證性實(shí)驗(yàn)、綜合性實(shí)驗(yàn)、設(shè)計(jì)性實(shí)驗(yàn)三部分，每一部分實(shí)驗(yàn)內(nèi)容安...
  • 關(guān)鍵字： 判奇電路  門(mén)電路  譯碼器  組合邏輯  

門(mén)電路延遲時(shí)間的Multisim仿真測(cè)試方案

  • 摘 要：介紹了用Multisim 仿真軟件測(cè)試門(mén)電路延遲時(shí)間的方法，提出了三種測(cè)試方案，即將奇數(shù)個(gè)門(mén)首尾相接構(gòu)成環(huán)形振蕩電路，用虛擬示波器測(cè)試所產(chǎn)生振蕩信號(hào)的周期，計(jì)算門(mén)的傳輸延遲時(shí)間；奇數(shù)個(gè)門(mén)首尾相接構(gòu)成環(huán)形
  • 關(guān)鍵字： Multisim  門(mén)電路  仿真測(cè)試  方案    

用CMOS門(mén)電路作微功耗放大電路圖

  • CMOS數(shù)字集成電路具有輸入阻抗高、低功耗、電源電壓范圍廣以及輸出電壓擺帳大等優(yōu)點(diǎn)。除了在數(shù)字化裝置中廣泛應(yīng)用外，亦可用于線性電路，發(fā)揮它低功耗的特點(diǎn)。
  • 關(guān)鍵字： CMOS  門(mén)電路  放大電路圖  微功耗    
共14條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473