首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 高度電路

PCB設(shè)計(jì)中的“脖子設(shè)計(jì)”neck design

  • 在高速PCB設(shè)計(jì)中，BGA、QFN等高密度封裝器件的breakout布線（又稱neck-down區(qū)域）往往是信號完整性的薄弱環(huán)節(jié)。當(dāng)走線從焊盤引出時(shí)，線寬驟變、參考平面不連續(xù)、空間受限等問題會引發(fā)顯著的阻抗突變，導(dǎo)致信號反射、邊沿畸變甚至誤碼率上升。如何在這一關(guān)鍵區(qū)域?qū)崿F(xiàn)阻抗連續(xù)性控制，已成為硬件工程師必須掌握的進(jìn)階技能。走線的寬度從3mil變成了4.5milNeck Design 即從芯片引腳密集區(qū)域向外擴(kuò)展布線的設(shè)計(jì)過程，也叫 Break out。在現(xiàn)代高速 PCB 設(shè)計(jì)中，芯片引腳間距越來越小，引腳
  • 關(guān)鍵字： PCB設(shè)計(jì)  高度電路  
共1條 1/1 1

高度電路介紹

您好，目前還沒有人創(chuàng)建詞條高度電路!
歡迎您創(chuàng)建該詞條，闡述對高度電路的理解，并與今后在此搜索高度電路的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473