首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 65納米芯片設計

65納米芯片設計 文章 進入65納米芯片設計技術社區(qū)

CADENCE數(shù)字IC設計平臺助創(chuàng)意電子完成臺灣首個65納米芯片設計

  • 　　Cadenc宣布創(chuàng)意電子Global Unichip Corporation完成了臺灣第一個65納米器件的成功出帶。此次65納米出帶的成功進一步加強了GUC服務于全球頂級客戶的先進技術能力。GUC使用了CADENCE Low-Power Solution和SoC Encounter GXL RTL-to-GDSII系統(tǒng)來完成此次出帶。 　　“以65納米工藝技術為目標是當前半導體設計的潮流，”GUC公司總裁兼首席運行官（COO）Jim
  • 關鍵字： 65納米芯片設計  IC設計平臺  單片機  嵌入式系統(tǒng)  完成  EDA  IC設計  
共1條 1/1 1

65納米芯片設計介紹

您好，目前還沒有人創(chuàng)建詞條65納米芯片設計!
歡迎您創(chuàng)建該詞條，闡述對65納米芯片設計的理解，并與今后在此搜索65納米芯片設計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473