65-nm 文章進(jìn)入65-nm技術(shù)社區(qū)

基于機(jī)器學(xué)習(xí)農(nóng)田驅(qū)鳥(niǎo)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)*

糧食經(jīng)常因?yàn)楦黝?lèi)鳥(niǎo)類(lèi)的啄食而丟失，研究發(fā)現(xiàn)鳥(niǎo)眼對(duì)532 nm的綠色激光束最敏感，通過(guò)綠色激光束可以達(dá)到驅(qū)鳥(niǎo)效果。本課題通過(guò)3D打印機(jī)械模型，利用嵌入式系統(tǒng)完成鳥(niǎo)類(lèi)識(shí)別算法，通過(guò)機(jī)器學(xué)習(xí)的方式識(shí)別鳥(niǎo)類(lèi)，用雙自由度舵機(jī)控制系統(tǒng)驅(qū)趕鳥(niǎo)類(lèi)。精準(zhǔn)的激光束定位“打擊”，很好實(shí)現(xiàn)了驅(qū)鳥(niǎo)的任務(wù)。
關(guān)鍵字：驅(qū)鳥(niǎo) 532 nm 綠色激光束機(jī)器學(xué)習(xí) 202103

Intel獨(dú)立顯卡2020年中發(fā)布：首發(fā)10nm 次年7nm

據(jù)最新業(yè)界消息稱(chēng)，Intel第一款基于Xe架構(gòu)的獨(dú)立顯卡將在2020年年中發(fā)布，核心采用10nm工藝制造——臺(tái)北電腦展或許是個(gè)不錯(cuò)的時(shí)機(jī)。
關(guān)鍵字：英特爾顯卡 7nm 10 nm

Intel 14nm末代服務(wù)器增加新指令 10nm又砍掉

Intel近日發(fā)布了第二代可擴(kuò)展至強(qiáng)處理器，代號(hào)為Cascade Lake，工藝還是14nm，架構(gòu)還是Skylake-SP，而接下來(lái)在明年，Intel還將再拿出一代14nm服務(wù)器平臺(tái)，代號(hào)為Cooper Lake，而且很可能更換接口和主板，再往后才輪到10nm Ice Lake。
關(guān)鍵字： CPU 14nm 10 nm Cooper Lake

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現(xiàn)創(chuàng)新設(shè)計(jì)

人們對(duì)寬帶服務(wù)的帶寬要求越來(lái)越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種
關(guān)鍵字： FPGA ASIC 40 nm

賽靈思借20nm/3D IC技術(shù)搶攻Smarter Systems商機(jī)

賽靈思(Xilinx)將以20納米(nm)、3D IC制程做為核心戰(zhàn)力，加快FPGA取代ASIC、ASSP的腳步。ASIC及ASSP導(dǎo)入先進(jìn)制程后，設(shè)計(jì)成本將高得嚇人，使得系統(tǒng)廠(chǎng)轉(zhuǎn)搭可編程邏輯元件(PLD)的意愿已愈來(lái)愈高，因此賽靈思已加快20納
關(guān)鍵字： Smarter Systems 20 nm

28nm高端FPGA如何實(shí)現(xiàn)功耗和性能的平衡？

從工藝選擇到設(shè)計(jì)直至投產(chǎn)，設(shè)計(jì)人員關(guān)注的重點(diǎn)是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創(chuàng)新，那其28nm高端FPGA如何實(shí)現(xiàn)功耗和性能的平衡?具體有何優(yōu)勢(shì)?從工藝選擇到設(shè)計(jì)直至投產(chǎn)，設(shè)計(jì)人員關(guān)注
關(guān)鍵字： FPGA 28 nm 功耗

Altera率先在業(yè)界推出全系列28-nm FPGA產(chǎn)品

Altera公司(NASDAQ: ALTR)日前宣布，開(kāi)始成品發(fā)售28-nm FPGA系列所有三種產(chǎn)品，包括，Stratix? V、Arria? V和Cyclone? V 器件。Altera 最新發(fā)售低成本、低功耗產(chǎn)品系列中容量最大的Cyclone V FPGA，為業(yè)界樹(shù)立了新里程碑。
關(guān)鍵字： Altera FPGA 28-nm

ARM 20nm處理器明年到來(lái)

我們獲悉，ARM第一款20nm處理器，將在明年年底上市。ARM今天對(duì)外確認(rèn)，首款20nm處理器將在2013年底出現(xiàn)。和目前設(shè)計(jì)相比，新的20nm處理器將帶來(lái)卓越性能和出色的功耗效率。當(dāng)然，ARM目前還沒(méi)有公布具體參數(shù)，但是其很
關(guān)鍵字： ARM nm 處理器

AFM：應(yīng)對(duì)65nm以下測(cè)量技術(shù)挑戰(zhàn)

半導(dǎo)體工業(yè)目前已經(jīng)進(jìn)入65納米及以下技術(shù)時(shí)代，關(guān)鍵特征通常為納米級(jí)，如此小特征的制造工藝要求特殊的測(cè)量?jī)x器，以便能夠表征出納米級(jí)幾何尺寸，從而檢驗(yàn)出任何偏離工藝規(guī)格中心值的情況，確保與設(shè)計(jì)規(guī)格保持一致。
關(guān)鍵字： AFM 65 nm 測(cè)量技術(shù)

UPS逆變模塊的Nm冗余并聯(lián)結(jié)構(gòu)和均流

0 引言隨著國(guó)民經(jīng)濟(jì)的發(fā)展和用電設(shè)備的不斷增加，對(duì)UPS容量的要求越來(lái)越大。大容量的UPS有兩種構(gòu)成方式：一種是采用單臺(tái)大容量UPS；另一種是在UPS單機(jī)內(nèi)部采用功率模塊N＋m冗余并聯(lián)結(jié)構(gòu)。前者的缺點(diǎn)是成本高
關(guān)鍵字：余并聯(lián) 結(jié)構(gòu) Nm 模塊逆變 UPS

用FPGA解決65nm芯片設(shè)計(jì)難題

　隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn)，出現(xiàn)了兩類(lèi)關(guān)鍵的開(kāi)發(fā)問(wèn)題：待機(jī)功耗和開(kāi)發(fā)成本。這兩個(gè)問(wèn)題在每一新的工藝節(jié)點(diǎn)上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計(jì)團(tuán)隊(duì)面臨的主要問(wèn)題。在設(shè)計(jì)方法上從專(zhuān)用集成電路(ASIC)和專(zhuān)
關(guān)鍵字： FPGA 65 nm 芯片設(shè)計(jì)

在28-nm FPGA 上實(shí)現(xiàn)集成100-GbE 交換解決方案

隨著高速100-GbE 通信網(wǎng)絡(luò)標(biāo)準(zhǔn)的完成，交換功能在互聯(lián)網(wǎng)正常運(yùn)行中扮演了重要角色。網(wǎng)絡(luò)總流量每6個(gè)月翻倍，通過(guò)多種協(xié)議進(jìn)行傳送，網(wǎng)絡(luò)越來(lái)越復(fù)雜，交換體系結(jié)構(gòu)面臨很大的挑戰(zhàn)。目前的單芯片體系結(jié)構(gòu)無(wú)法滿(mǎn)足越來(lái)越大的帶寬和復(fù)雜度要求，因此，需要開(kāi)發(fā)高效算法和交換體系結(jié)構(gòu)，以滿(mǎn)足高速網(wǎng)絡(luò)需求。Stratix V FPGA 支持硬件設(shè)計(jì)人員在下一代交換機(jī)和路由器中集成100-GbE 元件，在系統(tǒng)中均衡的分配數(shù)據(jù)，確保QoS。詳情參見(jiàn) http://share.eepw.com.cn/share/downlo
關(guān)鍵字： 28-nm FPGA 100-GbE 交換

在28-nm FPGA 上實(shí)現(xiàn)100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器解決方案

視頻和寬帶無(wú)線(xiàn)技術(shù)對(duì)帶寬越來(lái)越高的要求使得通信網(wǎng)絡(luò)承受了很大的壓力。目前的10-Gbit OTN 基礎(chǔ)設(shè)備通道容量接近了極限，面臨帶寬耗盡的問(wèn)題。面對(duì)越來(lái)越高的資本支出和運(yùn)營(yíng)支出以及不斷下滑的利潤(rùn)，服務(wù)提供商轉(zhuǎn)向了100-Gbit OTN 解決方案，將目前的10-Gbit 網(wǎng)絡(luò)容量提高10 倍。但是，還有很多在用的低速率OTN、SONET、以太網(wǎng)和存儲(chǔ)系統(tǒng)，這需要通過(guò)100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器將這些系統(tǒng)置入到新的基礎(chǔ)光設(shè)施中。Altera Stratix V FPGA 系列采用了多項(xiàng)關(guān)鍵創(chuàng)新技術(shù)
關(guān)鍵字： 28-nm FPGA 100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器

Altera發(fā)布28-nm Stratix V FPGA系列

Stratix V FPGA突破帶寬瓶頸，同時(shí)降低了系統(tǒng)功耗和成本 2010年4月20號(hào)，北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix? V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力，采用各種創(chuàng)新技術(shù)和前沿28-nm工藝，降低了寬帶應(yīng)用的成本和功耗。 Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進(jìn)行制造，提供1
關(guān)鍵字： Altera 28-nm Stratix V FPGA

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現(xiàn)創(chuàng)

人們對(duì)寬帶服務(wù)的帶寬要求越來(lái)越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準(zhǔn)以及對(duì)提高
關(guān)鍵字： FPGA ASIC 40 nm