首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> eda驗證工具

動態(tài)功率估算已達SoC設計限制

  • FinFET預計可減少多達90%的靜態(tài)泄漏電流，并且僅使用等效平面晶體管50%的動態(tài)功率。與平面等效晶體管相比，F(xiàn)inFET晶體管在同等功耗下運行速度更快，或
  • 關鍵字： 動態(tài)功率估算  SOC設計  EDA驗證工具  半導體  
共1條 1/1 1

eda驗證工具介紹

您好，目前還沒有人創(chuàng)建詞條eda驗證工具!
歡迎您創(chuàng)建該詞條，闡述對eda驗證工具的理解，并與今后在此搜索eda驗證工具的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473