首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

零基礎學FPGA （二十六）頻、相可調(diào)，任意波形信號發(fā)生器系統(tǒng)設計

  • 　　最近接了一個項目吧，是我們學校物理院院長帶的研究生搞的，小墨有幸跟他們合作，負責FPGA方面的工作，完成后據(jù)說還會申請國家專利，具體到什么時候完成，那可能就是猴年馬月了，或者說我已經(jīng)不在學校了。從今天開始，小墨將開始接觸賽靈思公司的FPGA(老師提供的平臺)，用到的當然是SOPC。其實做做項目也好，讓自己鍛煉一下，我也好久沒有做大一點的項目了，對我來說也是一個機會吧?！　⌒盘柊l(fā)生器這個東西相信大家都知道，關于基于DDS信號發(fā)生器的技術文檔網(wǎng)上也多的是，但是我還是想寫一下這部分的教學，因為從我自身的學習
  • 關鍵字： FPGA  SOPC  

關于PCB設計必須掌握的基礎知識

  • 　　想要成為一名硬件工程師首先必須掌握的就是PCB的設計與繪制，這里我們?yōu)榇蠹艺砹藥讞l設計技巧?！　?、如果設計的電路系統(tǒng)中包含F(xiàn)PGA器件，則在繪制原理圖前必需使用Quartus II軟件對管腳分配進行驗證。(FPGA中某些特殊的管腳是不能用作普通IO的)。　　2、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內(nèi)電層、信號內(nèi)電層、電源、信號平面層。6層以上板(優(yōu)點是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分
  • 關鍵字： PCB  FPGA  

如何使產(chǎn)品快速集成高速信號采集功能？

  • 　　摘要：在科技飛速發(fā)展的今天，各種自動化儀器及自動控制都離不開信號采集，而且要采集的信號越來越快，精度要求也越來越高。如何簡單快速的讓系統(tǒng)集成這項功能呢?　　    　　1、ZSDA1000的基本介紹　　ZDS1000是ZLG致遠電子開發(fā)的高速信號數(shù)據(jù)采集模塊，模塊通過PCI Express2.0接口與主機端連接，350M帶寬，1GSa/s的采樣速率。用戶只需要通過動態(tài)鏈接庫文件就可以輕松控制模塊進行數(shù)據(jù)采集和數(shù)據(jù)處理?？捎糜谫|(zhì)譜分析、雷達信號捕捉、材料分析等場
  • 關鍵字： FPGA  ZSDA1000  

直接數(shù)字合成技術實現(xiàn)函數(shù)信號發(fā)生器

  • 本文利用直接數(shù)字合成技術通過一款FPGA可編程邏輯芯片實現(xiàn)函數(shù)信號發(fā)生器的研制，該信號發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設計載體，通過DDS技術實現(xiàn)兩路同步信號輸出。通過軟件Quartus-II12.0和Nios-II 12.0開發(fā)環(huán)境編程，實現(xiàn)多種波形信號輸出，信號具有高精度的頻率分辨率能力，最高可達36位。最后通過實驗輸出的波形信號符合標準。
  • 關鍵字： 直接數(shù)字合成技術  FPGA  信號發(fā)生器  Quartus-II  201512  

下一代FPGA有望實現(xiàn)突破性優(yōu)勢

  • 　　本白皮書介紹為什么電信帶寬和基礎設施促進了FPGA功能的增強，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹了下一代FPGA和SoC系列品?！　∫浴　∽钚掳l(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設計人員實現(xiàn)其下一代產(chǎn)品目標的關鍵支撐因素。大量的電信基礎設施成指數(shù)增長的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達到成本和功耗目標。ASIC、ASSP和獨立處理器遇到了發(fā)展瓶頸，P
  • 關鍵字： FPGA  SoC  

采用三柵極技術FPGA的突破性優(yōu)勢

  • 　　引言　　2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術。這使得Altera成為當前采用最先進、最高性能半導體技術的獨家專業(yè)FPGA供應商。本文介紹了三柵極及相關技術的歷史與現(xiàn)狀，以便了解三柵極技術對高性能FPGA性能的影響，以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢?！　【w管設計的背景　　1947年，貝爾實驗室展示了第一支晶體管，采用的是鍺
  • 關鍵字： Altera  FPGA  

Altera功能安全包與靈活的FPGA相結(jié)合，實現(xiàn)“鎖步”處理器解決方案，降低了風險，促進產(chǎn)品及時面市

  • 　　Altera公司今天宣布，開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案，這一解決方案降低了設計周期風險，幫助系統(tǒng)設計人員簡化工業(yè)和汽車安全應用的認證。Altera與意大利比薩的功能安全領先供應商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認證工具流程，以及YOGITECH的知識產(chǎn)權(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實現(xiàn)SIL3安全設計，包括低成本Cyclone? V&n
  • 關鍵字： Altera  FPGA  

紫光半導體收購集中美國 專挑寡占市場

  • 　　面對清華紫光集團董事長趙偉國再次放話，將先把收購目光集中在美國半導體產(chǎn)業(yè)的說法，日前臺系IC設計公司均表達不意外，畢竟臺灣政府目前尚未通過相關法令限制，加上相關配套措施還需產(chǎn)官學界互相討論，與其現(xiàn)在買市值不大的臺灣IC設計公司，對清華紫光集團并無法產(chǎn)生立即性的幫助。 　　產(chǎn)業(yè)界人士指出，以清華紫光的大陸內(nèi)需市場色彩，加上先前出手目標多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來看，全球三強鼎立的EDA市場、繪圖芯片與FPGA產(chǎn)業(yè)，或許是清華紫光集團在談判桌上的下一個目標。 　　確實從清華紫光收購動作一路多鎖定
  • 關鍵字： 紫光  FPGA  

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  • 　　Altera公司(Nasdaq)公開業(yè)界第一款異構系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構設計滿足了高性能系統(tǒng)對存儲器帶寬最嚴格的要求。 　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
  • 關鍵字： Altera  FPGA  

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  • 　　Altera公司今天公開業(yè)界第一款異構系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構設計滿足了高性能系統(tǒng)對存儲器帶寬最嚴格的要求。 　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲器帶寬提
  • 關鍵字： Altera  FPGA  

小梅哥和你一起深入學習FPGA之串口調(diào)試（一）（下）

  • 　　以上為小梅哥為了對特權同學的串口收發(fā)模塊進行測試所展開的部分工作，到這里，仿真測試所需要的準備工作我們就做好了，接下來將實際進行仿真，通過仿真來分析該模塊的性能?！　∵@里極力推薦大家使用modelsim進行仿真，因為quartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠。Modelsim作為一款強大的仿真軟件，在業(yè)界被廣泛使用。同時，modelsim針對不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開發(fā)的OEM版本，此版本針對Altera公
  • 關鍵字： FPGA  串口調(diào)試  

小梅哥和你一起深入學習FPGA之串口調(diào)試（一）(上)

  • 　　大家好，這幾天在各個論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個現(xiàn)成的代碼，但是在使用中就遇到了各種問題，于是就發(fā)到了論壇上來求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個版本(目前確定為特權同學的基于EPM240入門實驗的代碼)。他們在調(diào)試這個代碼的時候，經(jīng)常存在這樣幾個問題：1、部分人對該串口通訊模塊完全不理解，對每句話，甚至每個模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來對該模塊進行仿真，結(jié)果無法得到仿真結(jié)果;3、部分人不會使用modelsim
  • 關鍵字： FPGA  串口調(diào)試  

ASDF：精細粒度異構助力創(chuàng)新， Altera將進入大FPGA時代

  • 　　“數(shù)十個合作伙伴，數(shù)百家客戶，數(shù)千計的工程師，這三股強大的力量構成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領域投入5年所獲得的成就。”Altera公司嵌入式處理營銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會上自豪地表示。 　　
  • 關鍵字： Altera  FPGA  

關于除法電路

  • 　　除法，這個小學4年紀就開始學習和使用的方法卻一直是我這個ASIC工程師心中的痛。我一直在思考如何能找到一個簡單(硬件資源少)而快捷(時鐘排數(shù)少)的通用除法電路?！　∑鋵嵑唵蔚恼f除法可以用迭代的減法來實現(xiàn)，但是對于硬件，這恐怕要花很多時間。我也一直沒有找到實現(xiàn)任意除法的好方法。但是對于某些除數(shù)固定的除法還是有一些辦法的。　　1)最容易想到的就是ROM查找表，但是ROM畢竟不是我們的目標，雖然ROM有時是不錯的方法?！　?)我開始仔細考慮這個問題是在做264解碼時必須要處理QP的問題。這是一個除以6的計算
  • 關鍵字： 除法電路  ASIC  

Altera榮獲Frost & Sullivan全球FPGA技術創(chuàng)新領先獎

  • 　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術創(chuàng)新領先獎，表彰Altera在技術特性和未來業(yè)務價值方面更勝一籌。該獎項彰顯Altera在其Arria® 10 FPGA中實現(xiàn)IEEE 754單精度硬核浮點DSP (數(shù)字信號處理)模塊——處理速率高達1.5 TFLOPS (每秒萬億次浮點運算)，進一步提高了數(shù)字系統(tǒng)設計的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對大數(shù)據(jù)和搜索應用、數(shù)據(jù)中心加速、軍事通信和高性能計算等需要高精度
  • 關鍵字： Altera  FPGA  
共6769條 122/452 |‹ « 120 121 122 123 124 125 126 127 128 129 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473