首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

基于XC2V1000型FPGA的FIR抽取濾波器的設計

  • 　　1 引言 　　抽取濾波器廣泛應用在數(shù)字接收領域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實現(xiàn)方法有3種：單片通用數(shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長和階數(shù)的規(guī)格較少,不能完全滿足實際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢。現(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適用于數(shù)字信號處理,但長期以來,用FPGA實現(xiàn)抽取濾波器比較復雜,其原因主要是FPGA中缺乏實現(xiàn)乘法運算的有效結構?，F(xiàn)在,FPGA集成了乘法器
  • 關鍵字： FPGA  抽取濾波器  

二維FIR濾波器的FPGA實現(xiàn)

  • 　　O 引言 　　二維有限長單位脈沖響應濾波器(2D—FIR)用于對二維信號的處理，如在通信領域中廣泛采用2D-FIR完成對I、Q兩支路基帶信號的濾波[1]。由于涉及大量復數(shù)運算并且實時性要求高，如果不對算法作優(yōu)化在技術上很難實現(xiàn)。目前主要設計方案是利用FPGA廠商提供的一維FIR知識產(chǎn)權核(IP)，組成二維濾波器[2]。這種方案沒有考濾復數(shù)運算的特點，不可能在算法上優(yōu)化，而且IP核的內(nèi)部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復數(shù)運算都需轉成實數(shù)運算來實現(xiàn)的，而其中
  • 關鍵字： FIR濾波器  FPGA  

基于FPGA分布式算法的低通FIR濾波器的設計與實現(xiàn)

  • 　　0 引言 　　傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。 　　分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設計了一種基于分布式算法低通FI
  • 關鍵字： FPGA  濾波器  DSP  

基于FPGA 的FIR 數(shù)字濾波器設計方案

  • 　　本文簡要介紹了FIR數(shù)字濾波器的結構特點和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設計流程和實現(xiàn)方案。 　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對FIR濾波器進行了設計，然后進行系統(tǒng)級仿真和ModelSim功能仿真，其仿真結果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉換成VHDL語言加入到FPGA的硬件設計中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
  • 關鍵字： FPGA  FIR  數(shù)字濾波器  

零基礎學FPGA（五）Verilog語法基基礎基礎(下)

  • 　　9、關于任務和函數(shù)的小結，挑幾點重要的說一下吧 　　(1)任務具有多個輸入、輸入/輸出和輸出變量，在任務重可以使用延遲、事件和時序控制結構，在任務重可以調(diào)用其它任務和函數(shù)。與任務不同，函數(shù)具有返回值，而且至少要有一個輸入變量，而且在函數(shù)中不能使用延遲、事件和時序控制結構，函數(shù)可以條用函數(shù)，但是不能調(diào)用任務。 　　(2)在聲明函數(shù)時，系統(tǒng)會自動的生成一個寄存器變量，函數(shù)的返回值通過這個寄存器返回到調(diào)用處。 　　(3)函數(shù)和任務都包含在設計層次中，可以通過層次名對他們實行調(diào)用。這句話什么意思啊?
  • 關鍵字： FPGA  Verilog  

零基礎學FPGA（四）Verilog語法基基礎基礎(中)

  • 　　我們接著上篇文章繼續(xù)學習，上次提到了兩種賦值語句，讓我們接著往下學。 　　1、塊語句 　　塊語句包括兩種，一個是順序塊，一個是并行塊。 　　(1)順序快 　　順序快就好比C語言里的大括號“{ }”，在Verilog語法中，用begin…end代替。這里只需要知道，在begin…end中間的語句是順序執(zhí)行的就行了。 　　(2)并行塊 　　并行塊可以算是一個新的知識點，與順序塊最大的不同就是并行塊中的語句是同時開始執(zhí)行的，要想控制語句的先后順
  • 關鍵字： FPGA  Verilog  

零基礎學FPGA（三）Verilog語法基基礎基礎(上)

  • 　　這幾天復習了一下Verilog的語法知識，就借此寫寫我對這些東西的想法吧。感覺呢，是和C語言差不多，具有C語言基礎的朋友學起來應該沒什么問題，和C語言相同的地方就不說了吧，重點說一下不同點吧。 　　1、模塊的結構 　　模塊呢，是Verilog的基本設計單元，它主要是由兩部分組成，一個是接口，另一個是邏輯。下面舉一個小例子說明一下： 　　module xiaomo (a,b,c,d); 　　input a,b; 　　output c,d; 　　assign c=a|b; 　　assign
  • 關鍵字： FPGA  Verilog   

示波器高刷新率是如何煉成的

  • 　　之前有一篇文章提到《為何示波器廠商從不提及刷新率》，講述了市面上各示波器廠商在刷新率參數(shù)上的市場現(xiàn)狀。而很多示波器用戶無不關心示波器的刷新率指標，近期我司FAE在與客戶交流時，很多客戶對ZDS2022示波器具有33萬次幀/秒的高刷新率很感興趣，這樣高的刷新率到底是怎樣做出來的呢? 　　什么是波形刷新率? 　　波形刷新率又叫波形捕獲率，指的是每秒鐘波形刷新的次數(shù)，表示為波形數(shù)每秒(wfms/s)。事實上，示波器從采集信號到屏幕上顯示出信號波形的過程，是由若干個捕獲周期組成的。一個捕獲周期包括采樣時間
  • 關鍵字： 示波器  ZDS2022  FPGA  

基于FPGA的無損圖像壓縮系統(tǒng)設計

  • 　　摘要：本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法，分析了快速高效無損圖像壓縮算法(FELICS)的優(yōu)勢，隨后詳細分析了該算法的編碼步驟和硬件實現(xiàn)方案，最后公布了基于該方案的FPGA性能指標。和其他壓縮算法相比該方案可極大地減小無損圖像壓縮系統(tǒng)所需的存儲空間和壓縮時間。 　　引言 　　隨著信息技術的巨大革新，數(shù)據(jù)存儲和傳輸開始在人類生活中變得越來越重要，數(shù)據(jù)壓縮技術因而應運而生，它不僅能減少數(shù)據(jù)存儲所需的空間還可以緩解傳輸帶寬的壓力。數(shù)據(jù)壓縮可以分為有損壓縮和無損壓縮兩種，其中有損壓縮技
  • 關鍵字： FPGA  圖像壓縮  像素點  GOLOMB-RICE  存儲器  201501  

2015：工業(yè)與汽車電子展望

  • 　　摘要：通過走訪部分電機驅動、汽車電子、測試測量的領先廠商，展望了相關領域的發(fā)展趨勢。 　　電機驅動的關鍵詞：高效、一對多和遠程控制 　　縱觀2014年，電機控制的發(fā)展速度雖然不像消費品那樣迅猛，但是一直在不斷進步，比如近兩年大熱的FOC控制和家電變頻化，以及因傳感器的一些弊端引發(fā)的無傳感器控制需求，業(yè)界都有很強烈的興趣。 　　Microchips公司16位單片機產(chǎn)品部產(chǎn)品營銷經(jīng)理Erlendur Kristjansson指出，在接下來幾年，采用梯形波或6步逆變器控制的BLDC電機正轉向依靠無傳感
  • 關鍵字： 汽車電子  電機驅動  MCU  FPGA  201501  

2015：物聯(lián)網(wǎng)引領芯片廠商創(chuàng)新

  • 　　摘要：通過對部分行業(yè)有代表性的芯片和軟件廠商的走訪，折射了2015年及今后物聯(lián)網(wǎng)芯片的技術和產(chǎn)品走勢。包括從技術上，不可忽略大數(shù)據(jù)的分析/云計算。對部分芯片廠商來說，實際上更關心每個小數(shù)據(jù)的收集是否安全、可靠。另外，物聯(lián)網(wǎng)對傳感器、傳感器樞紐芯片等提出了挑戰(zhàn)，并需要良好的能量采集芯片，也需要系統(tǒng)更加節(jié)能。物聯(lián)網(wǎng)的熱門研發(fā)領域是可穿戴，需要芯片在性能、小型化等方面進行創(chuàng)新。 　　IoT帶來兩個意想不到的趨勢 　　Altera公司總裁、CEO兼董事會主席John Daane：當我們展望2015年時，發(fā)
  • 關鍵字： 物聯(lián)網(wǎng)  以太網(wǎng)  WiFi  FPGA  大數(shù)據(jù)  云計算  201501  

零基礎學FPGA（二）關于觸發(fā)器

  • 　　太書面化的話我就不說了啊，有些東西就像書上寫的，真的看著看著就想睡覺了，還是大白話直白哈。 　　1、關于觸發(fā)器的分類 　　觸發(fā)器呢大體可以按這幾個部分分類：1、按晶體管性質(zhì)分，可以分為BJT集成電路觸發(fā)器和MOS型集成電路觸發(fā)器。2、按工作方式分，可分為異步工作方式和同步工作方式，異步工作方式也就是不受時鐘控制，像基本RS觸發(fā)器，同步方式就是受時鐘控制，稱為時鐘觸發(fā)器。3、按結構方式分，可分為維持阻塞觸發(fā)器，延邊觸發(fā)器，主從觸發(fā)器等。4、按邏輯功能分，可分為RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T觸發(fā)
  • 關鍵字： FPGA  觸發(fā)器  

零基礎學FPGA (一) 關于我和FPGA

  • 　　剛開始也不知道寫點什么，畢竟我才剛剛認識FPGA不久，也寫不出什么東西，就寫點關于我的經(jīng)歷吧，反正又不是寫書~就隨便扯點，就當是我的博客的開篇吧! 　　我現(xiàn)在是一名大二的學生，讀的是一所普通重點本科，也就是非211啦!專業(yè)呢，是通信工程。在大學待了也差不多一年半了，給我的整體感覺是，大學豐富的生活是有了，豐富的課余活動甚至沖散了當時我念高中時對理想的追求。一年前，我抱著對大學的無比崇敬邁進了大學校門，剛來嘛，當然要做個乖孩子，每天早上起很早去早讀，每次上課都坐第一排，下了課去自習室寫個作業(yè)，晚上回去
  • 關鍵字： FPGA  DSP  Labview  

迎向SDN與NFV FPGA早已做好準備

  • 　　網(wǎng)路速度與資料訊息呈現(xiàn)暴炸性的成長，從資料中心、網(wǎng)通乃至于電信業(yè)者無不被這樣的發(fā)展洪流所影響，這也使得晶片業(yè)者們開始采取了一些動作，F(xiàn)PGA(可編程邏輯閘陣列)領導供應商Xilinx(賽靈思)可以說是其中之一。 　　 ? 　　Xilinx有線通訊部門總監(jiān)Gilles Garcia指出，近年來相當熱門的SDN(軟體定義網(wǎng)路)與NFV(網(wǎng)路功能虛擬化)預計將在2015年創(chuàng)造近100億美金的產(chǎn)值，這對于相關產(chǎn)業(yè)而言，無疑是相當大的機會。他進一步談到，看待SDN或是NFV，還是可以分成軟體
  • 關鍵字： Xilinx  SDN  NFV  FPGA  

美高森美與 New Wave DV合作開發(fā)用于以太網(wǎng)和光纖通道解決方案的創(chuàng)新網(wǎng)絡產(chǎn)品和IP內(nèi)核

  • 　　致力于在電源、安全、可靠和性能方面提供差異化半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 宣布與New Wave Design & Verification (New Wave DV)合作開發(fā)網(wǎng)絡硬件和光纖通道IP內(nèi)核?，F(xiàn)在，PMC/XMC 卡和IP內(nèi)核均可用于美高森美的SmartFusion2® SoC FPGA和IGLOO2® FPGA器件，能夠為用以太網(wǎng)和/或光纖通道的新型國防、航空航天、企業(yè)網(wǎng)絡和存儲應用加快開發(fā)周期。 　　美高
  • 關鍵字： 美高森美  FPGA  DDR3  
共6770條 142/452 |‹ « 140 141 142 143 144 145 146 147 148 149 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473