cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

Actel推動(dòng)最低功耗FPGA進(jìn)入便攜式顯示屏領(lǐng)域

　　Actel公司宣布繼續(xù)專注于新興的高增長(zhǎng)便攜式應(yīng)用市場(chǎng)，并推出專為液晶顯示 (LCD) 控制應(yīng)用設(shè)計(jì)的靈活的低功耗方案。新推出的IGLOO視頻演示板、帶有LCD面板的LCD適配器板、IGLOO視頻演示工具 (IVDK) 以及顯示相關(guān)的參考設(shè)計(jì)，都充分利用了該公司領(lǐng)先業(yè)界的5µW Actel IGLOO FPGA 的優(yōu)勢(shì)。Actel預(yù)期這三款產(chǎn)品將會(huì)吸引便攜及手持式消費(fèi)電子、工業(yè)、醫(yī)療、汽車(chē)及軍用設(shè)備等對(duì)功耗敏感的產(chǎn)品設(shè)計(jì)人員，用于其中小型 LCD 顯示設(shè)備中。　　隨著個(gè)人媒體播放器、M
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Actel FPGA LCD MCU和嵌入式微處理器

做FPGA設(shè)計(jì)時(shí)需注意的一些關(guān)鍵問(wèn)題

不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問(wèn)題。不過(guò)，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問(wèn)題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。 I/O信號(hào)分配可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)
關(guān)鍵字： FPGA 設(shè)計(jì) 問(wèn)題其他IC 制程

基于AVR的VGA顯示和激光打印系統(tǒng)

摘要：用ATMEGA128單片機(jī)結(jié)合CPLD實(shí)現(xiàn)了對(duì)VGA顯示器和激光打印機(jī)的控制，完成了在VGA顯示器上實(shí)時(shí)顯示字符和圖形的功能，并控制激光打印機(jī)實(shí)現(xiàn)了屏幕信息的打印輸出。本設(shè)計(jì)克服了單片機(jī)系統(tǒng)顯示和打印功能薄弱的缺點(diǎn)，為擴(kuò)大其應(yīng)用范圍奠定了基礎(chǔ)，同時(shí)也為其他嵌入式系統(tǒng)的信息輸出提供了一種解決方案。關(guān)鍵詞：VGA控制器；PCL命令語(yǔ)言；激光打?。籆PLD 　　隨著集成電路制造技術(shù)的不斷發(fā)展，MCU、ARM、DSP等微控制器、微處理器的性能急劇提高，但是輸出功能，尤其是顯示和打印功能仍然比較薄弱
關(guān)鍵字： VGA控制器 PCL命令語(yǔ)言激光打印 CPLD MCU和嵌入式微處理器

Xilinx和Brilliant電信推出基于FPGA的電信級(jí)時(shí)序（Timing）解決方案

　　賽靈思公司和Brilliant 電信公司日前宣布：針對(duì)下一代有線和無(wú)線網(wǎng)絡(luò)推出業(yè)界第一個(gè)基于FPGA的電信級(jí)時(shí)序(Timing)解決方案。這一聯(lián)合開(kāi)發(fā)的解決方案為下一代通信網(wǎng)絡(luò)設(shè)計(jì)人員提供了第一個(gè)嵌入式可編程解決方案，該方案具有無(wú)與倫比的靈活性、現(xiàn)場(chǎng)可升級(jí)能力和定制化能力。通過(guò)將時(shí)序功能集成到賽靈思FPGA器件中，這一解決方案可顯著降低成本。在賽靈思Virtex™ 或 Spartan™ FPGA中實(shí)現(xiàn)的這一解決方案以兩款知識(shí)產(chǎn)權(quán)(IP)內(nèi)核—NGNTime 和 FemtoTim
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 Brilliant FPGA MCU和嵌入式微處理器

基于CPLD的電池管理系統(tǒng)雙CAN控制器的設(shè)計(jì)

　　電池管理系統(tǒng)是混合動(dòng)力汽車(chē)中重要的電子控制單元，具有保障電池正常、可靠和高效工作的作用，是電池與用電設(shè)備之間的橋梁。在研制以及批量生產(chǎn)過(guò)程中都需要對(duì)其內(nèi)部控制參數(shù)進(jìn)行離線或在線匹配標(biāo)定，而電池管理系統(tǒng)需要采集和處理大量的數(shù)據(jù)，本文選用TMS320LF2407作為標(biāo)定用CAN控制器。作為電動(dòng)汽車(chē)上的一個(gè)CAN節(jié)點(diǎn)，需要接收整車(chē)發(fā)來(lái)的CAN消息來(lái)執(zhí)行對(duì)外部繼電器、風(fēng)扇以及電池等器件的控制命令，本文選用SJA1000。　　雙CAN硬件電路和CPLD邏輯設(shè)計(jì) 　　雙CAN硬件電路設(shè)計(jì) 　　TMS320
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) CAN CPLD 電池管理 MCU和嵌入式微處理器

一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

　　1.引言　　隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開(kāi)銷在電路和系統(tǒng)總開(kāi)銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片的內(nèi)部，對(duì)于目前SOC級(jí)的芯片測(cè)試如果采用內(nèi)建自測(cè)試則付出的硬件面積開(kāi)銷則是很大的，同時(shí)也增加了芯片設(shè)計(jì)的難度：因此片外測(cè)試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性，利用FPGA來(lái)作為測(cè)試源實(shí)現(xiàn)片外測(cè)試就是一種非常有效的手段。　　由于偽隨機(jī)模式測(cè)試只需要有限個(gè)數(shù)的輸入向量便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 序列生成器 Verilog HDL MCU和嵌入式微處理器

Altera新的MAX IIZ CPLD在便攜式應(yīng)用中實(shí)現(xiàn)了零功耗

　　Altera公司宣布新的零功耗MAX® IIZ CPLD進(jìn)一步擴(kuò)展了其低功耗可編程邏輯解決方案產(chǎn)品組合，該器件是專門(mén)針對(duì)解決便攜式應(yīng)用市場(chǎng)的功耗、封裝和價(jià)格限制而設(shè)計(jì)開(kāi)發(fā)的。和相競(jìng)爭(zhēng)的傳統(tǒng)宏單元CPLD相比，MAX IIZ器件具有6倍的密度和3倍的I/O資源優(yōu)勢(shì)，以相同甚至更低的功耗滿足了設(shè)計(jì)人員對(duì)各種功能的需求，同時(shí)大大降低了電路板面積。MAX IIZ器件為業(yè)界最流行的CPLD系列增加了零功耗和超小型封裝型號(hào)，使手持式設(shè)備和其他便攜式應(yīng)用能夠充分發(fā)揮CPLD的諸多優(yōu)勢(shì)——包括靈活性、產(chǎn)品快速
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera CPLD MAX MCU和嵌入式微處理器

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖)

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖),
關(guān)鍵字：檢測(cè) 應(yīng)用故障工業(yè)控制 FPGA 結(jié)合 ARM7

FPGA新手入門(mén)

FPGA簡(jiǎn)介 FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在可編程陣列邏輯PAL(Programmable Array Logic)、門(mén)陣列邏輯GAL(Gate Array Logic)、可編程邏輯器件PLD(Programmable Logic Device)等可編程器件的基礎(chǔ)什么是FPGA上進(jìn)一步發(fā)展的產(chǎn)
關(guān)鍵字： FPGA 新手入門(mén) 元器件其他IC 制程

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫(xiě)，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 串 MCU和嵌入式微處理器

地面數(shù)字電視符號(hào)與載波同步的FPGA實(shí)現(xiàn)

　　1 引言　　中國(guó)于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國(guó)ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國(guó)家標(biāo)準(zhǔn)。GB20600-2006中對(duì)中國(guó)數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號(hào)幀采用了循環(huán)擴(kuò)展的時(shí)域幀頭結(jié)構(gòu)，即在每3780個(gè)符號(hào)的幀體前加入一定長(zhǎng)度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

　　引言　　本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過(guò)采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到提高。　　1 硬件設(shè)計(jì) 　　針對(duì)多路信號(hào)的采集，本系統(tǒng)采用4/8通道ADG508A模擬多路復(fù)用器對(duì)檢測(cè)的信號(hào)進(jìn)行選擇，CMOS高速放大器LF156對(duì)選中的信號(hào)進(jìn)行放大，AD7892SQ實(shí)現(xiàn)信號(hào)的A/D轉(zhuǎn)換，CPLD完成控制功能。電路如圖1所示。　　
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) AD7892SQ CPLD 數(shù)據(jù)采集 MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開(kāi)始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開(kāi)始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開(kāi)發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種。“李沙育圖形法”又稱波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線示波管(CRT)。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車(chē)總線)和MVB(多功能車(chē)輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開(kāi)。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器