cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區(qū)

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。　　由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用
關(guān)鍵字： FPGA CPLD

采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路

采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路-隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn)有的許多電器還不具備定時(shí)開(kāi)啟和關(guān)閉功能，許多需要在固定時(shí)間開(kāi)關(guān)的裝置，還需人工值守和操作，因此設(shè)計(jì)帶有時(shí)鐘顯示功能的多個(gè)電器定時(shí)開(kāi)關(guān)控制系統(tǒng)，具有實(shí)際意義。
關(guān)鍵字： CPLD 開(kāi)關(guān)控制應(yīng)用電路

CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解

關(guān)鍵字： CPLD 開(kāi)關(guān)控制應(yīng)用電路

五大優(yōu)勢(shì)凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長(zhǎng)

五大優(yōu)勢(shì)凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長(zhǎng)-可編程邏輯器件的兩種類(lèi)型是現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類(lèi)可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
關(guān)鍵字： ASIC FPGA CPLD 半導(dǎo)體芯片

FPGA/CPLD設(shè)計(jì)小技巧

FPGA/CPLD設(shè)計(jì)小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
關(guān)鍵字： FPGA CPLD

基于CPLD的MIDI播放器設(shè)計(jì)方案

大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類(lèi)可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室設(shè)計(jì)出所自己所需要的專(zhuān)用芯片和專(zhuān)用產(chǎn)品，從而大大縮短了產(chǎn)品上市時(shí)間.
關(guān)鍵字： MIDI播放器 CPLD FPGA

洗衣機(jī)洗滌程序控制器內(nèi)部控制模塊方案

設(shè)計(jì)一個(gè)洗衣機(jī)洗滌程序控制器，控制洗衣機(jī)的電機(jī)作如下規(guī)律運(yùn)轉(zhuǎn)：用兩位數(shù)碼管預(yù)置洗滌時(shí)間（分鐘數(shù)），洗滌過(guò)程在送入預(yù)置時(shí)間后開(kāi)始運(yùn)轉(zhuǎn)，洗滌中按倒計(jì)時(shí)方式對(duì)洗滌過(guò)程作計(jì)時(shí)顯示，用LED表示電機(jī).
關(guān)鍵字：洗衣機(jī) 洗滌程序 FPGA CPLD

基于ARM和CPLD的無(wú)線內(nèi)窺系統(tǒng)設(shè)計(jì)

　　當(dāng)前，醫(yī)用無(wú)線內(nèi)窺鏡已有產(chǎn)品問(wèn)世。以色列GI公司早在2001年5月即推出其M2A無(wú)線內(nèi)窺鏡產(chǎn)品，并獲得美國(guó)FDA認(rèn)證。GI公司生產(chǎn)的膠囊型內(nèi)窺鏡長(zhǎng)為26 mm，直徑為11mm，重3.5g;采用微功耗CMOS圖像傳感器，可觀察視角為14O°，可看清0.lmm左右的物體，采集速度為2幀/s。日本RF公司也于2001年底研制出NORIKA3膠囊型內(nèi)窺鏡系統(tǒng)。該產(chǎn)品采用超小型CCD攝像頭，含有8個(gè)鏡頭，可觀察視角為360°，圖像幀率可達(dá)30幀 /s?！癗ORIKA3
關(guān)鍵字： ARM CPLD

開(kāi)關(guān)磁阻電機(jī)角度位置的純硬件控制

針對(duì)開(kāi)關(guān)磁阻電機(jī)APC方式，本文介紹了一種基于CPLD的純硬件控制方式。該系統(tǒng)采用一臺(tái)1KW 6/4結(jié)構(gòu)開(kāi)關(guān)磁阻電機(jī)作為機(jī)電能量轉(zhuǎn)換裝置，采用EP1K30TC144-3型CPLD(復(fù)雜可編程邏輯器件)和外圍電路構(gòu)成數(shù)字控制器。實(shí)驗(yàn)結(jié)果表明，本文提出的開(kāi)關(guān)磁阻電機(jī)純硬件控制系統(tǒng)在實(shí)踐上是可行的，基于CPLD的純硬件控制器可獲得優(yōu)良的控制效果。
關(guān)鍵字：開(kāi)關(guān)磁阻電機(jī) APC CPLD

MAX II 控制路徑應(yīng)用

無(wú)論是在通訊，消費(fèi)電子，計(jì)算還是工業(yè)領(lǐng)域，MAX II CPLD都是進(jìn)行控制路徑應(yīng)用最好的選擇，這些應(yīng)用都受成本和功耗預(yù)算的約束。MAX II器件提供更低的架構(gòu)、更低的功耗以及更高的密度，使之成為復(fù)雜控制應(yīng)用的最理想的解決方案，包括那些以前不可能采用CPLD的應(yīng)用。
關(guān)鍵字： MAXII 控制路徑 CPLD

獨(dú)特的功能——只有MAX II CPLD能夠提供

MAX? II CPLD 體系結(jié)構(gòu)中兩個(gè)獨(dú)特的功能是其他 CPLD 所不具有的：內(nèi)部振蕩器和 8 Kbits 非易失用戶閃存 ( 請(qǐng)參考圖 1) 。
關(guān)鍵字： MAX?II 體系結(jié)構(gòu) CPLD 獨(dú)特功能

FPGA系列相關(guān)圖書(shū)介紹

FPGA系列相關(guān)圖書(shū)介紹
關(guān)鍵字： VHDL FPGA CPLD AltiumDesign XilinxISE

使用MAX II CPLD 作為模擬鍵盤(pán)編碼器

CPLD 最常見(jiàn)的應(yīng)用是鍵盤(pán)編碼器。處理器、ASSP 或者ASIC 一般無(wú)法提供足夠的引腳來(lái)實(shí)現(xiàn)鍵盤(pán)功能。I/O 擴(kuò)展是CPLD 很普通的功能，使處理器采用很少的I/O 便可以解碼規(guī)模較大的鍵盤(pán)。雖然MAX? 和MAX? II 等CPLD 可以提供足夠的低成本I/O，但是在鍵盤(pán)解碼時(shí)沒(méi)有必要為每一開(kāi)關(guān)提供一個(gè)I/O。采用較少的連線進(jìn)行鍵盤(pán)解碼的優(yōu)點(diǎn)在于減少了鍵盤(pán)到主電路板的走線數(shù)量，降低了鍵盤(pán)區(qū)開(kāi)關(guān)矩陣的復(fù)雜度。本應(yīng)用筆記解釋怎樣利用MAX II 器件資源來(lái)解碼只有兩個(gè)I/O 和一個(gè)GND 引腳的大規(guī)模開(kāi)
關(guān)鍵字： MAXII 模擬鍵盤(pán) CPLD 編碼器

低功耗MAX II CPLD

Altera 的 MAX? II CPLD 系列自從推出以來(lái)，在低功耗應(yīng)用上大展身手，特別是新的零功耗 MAX IIZ ，它的動(dòng)態(tài)功耗和待機(jī)功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實(shí)現(xiàn)了最低的靜態(tài)和動(dòng)態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能，同時(shí)降低功耗。
關(guān)鍵字： Altera 低功耗 MAXII CPLD

CPLD MAX II低成本架構(gòu)

基于極具突破性的新型CPLD架構(gòu)，MAX? II器件重新定義了CPLD的價(jià)值定位。傳統(tǒng)意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線矩陣組成。對(duì)于基于宏單元的構(gòu)架，隨著邏輯密度的增加，布線區(qū)域呈指數(shù)性增長(zhǎng)，因此當(dāng)密度大于512宏單元時(shí)，該架構(gòu)不具有高效的可升級(jí)性。
關(guān)鍵字：架構(gòu) CPLD Max