dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

使用Verilog來(lái)編程FPGA

FPGA是依賴數(shù)字邏輯的數(shù)字器件，計(jì)算機(jī)硬件使用的是數(shù)字邏輯，每一個(gè)計(jì)算，屏幕上每一個(gè)像素的呈現(xiàn)，音樂(lè)軌的每一個(gè)note都是使用數(shù)字邏輯構(gòu)成的功能塊來(lái)實(shí)現(xiàn)的。雖然多數(shù)時(shí)候，數(shù)字邏輯是抽象的數(shù)學(xué)概念，而不是物理電子，邏輯門以及其它的數(shù)字邏輯器件則是由刻蝕在集成電路上的晶體管來(lái)實(shí)現(xiàn)的。對(duì)于FPGA來(lái)講，可以通過(guò)繪制邏輯門構(gòu)成的電路，將這些門映射到FPGA的通用門上，并將它們連接起來(lái)以實(shí)現(xiàn)你設(shè)想的邏輯設(shè)計(jì)。另外一種方式是，使用Verilog（或其它的）硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)邏輯。你依然可以購(gòu)買能夠?qū)崿F(xiàn)小數(shù)量邏
關(guān)鍵字： Verilog 編程 FPGA

看好FPGA的增長(zhǎng)潛力，萊迪思拓展中端產(chǎn)品線

1 FPGA市場(chǎng)年增7.8%，高中低三分天下?lián)袌?chǎng)調(diào)查公司Scoop.market.us的數(shù)據(jù)，全球現(xiàn)場(chǎng)可編程門陣列（FPGA）市場(chǎng)有望在未來(lái)幾年以7.8%的復(fù)合年增長(zhǎng)率穩(wěn)步增長(zhǎng)。2022年，F(xiàn)PGA市場(chǎng)收入為65億美元，預(yù)計(jì)2023年將增至70億美元。增長(zhǎng)趨勢(shì)將持續(xù)下去，預(yù)計(jì)2030年收入將達(dá)到115億美元，2031年將達(dá)到124億美元，2032年將達(dá)到135億美元。2022年，小型FPGA總貢獻(xiàn)23億美元，中端FPGA貢獻(xiàn)18億美元，高端FPGA貢獻(xiàn)24億美元?？梢?jiàn)，高中低市場(chǎng)基本三分天下。不過(guò)，這個(gè)
關(guān)鍵字： FPGA 萊迪思 Lattice 中端FPGA

Achronix提供由FPGA賦能的智能網(wǎng)卡（SmartNIC）解決方案來(lái)打破智能網(wǎng)絡(luò)性能極限

隨著人工智能/機(jī)器學(xué)習(xí)（AI/ML）和其他復(fù)雜的、以數(shù)據(jù)為中心的工作負(fù)載被廣泛部署，市場(chǎng)對(duì)高性能計(jì)算的需求持續(xù)飆升，對(duì)高性能網(wǎng)絡(luò)的需求也呈指數(shù)級(jí)增長(zhǎng)。高性能計(jì)算曾經(jīng)是超級(jí)計(jì)算機(jī)這樣一個(gè)孤立的領(lǐng)域，而現(xiàn)在從超級(jí)計(jì)算機(jī)到邊緣解決方案，在各個(gè)層面都可以看到高性能計(jì)算，隨著我們推動(dòng)更快的解決方案進(jìn)入市場(chǎng)，網(wǎng)絡(luò)安全和高復(fù)雜性應(yīng)用在其中也扮演著更重要的角色。為了滿足對(duì)網(wǎng)絡(luò)加速的需求，并提供靈活的、可重新編程的網(wǎng)絡(luò)，Achronix為數(shù)據(jù)中心運(yùn)營(yíng)商、云服務(wù)提供商和電信公司提供Achronix 的Network Infr
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC 智能網(wǎng)絡(luò)

數(shù)字萬(wàn)年歷設(shè)計(jì)

實(shí)驗(yàn)任務(wù)普通列表項(xiàng)目任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成數(shù)字萬(wàn)年歷設(shè)計(jì)并觀察調(diào)試結(jié)果普通列表項(xiàng)目要求：驅(qū)動(dòng)底板上的實(shí)時(shí)時(shí)鐘芯片DS1340Z獲取時(shí)間信息（年、月、日、周、時(shí)、分、秒），顯示在8位數(shù)碼管上，分兩頁(yè)顯示，第一頁(yè)顯示年月日周信息，第二頁(yè)顯示時(shí)分秒信息，通過(guò)旋轉(zhuǎn)編碼器調(diào)節(jié)數(shù)字萬(wàn)年歷和控制顯示，具體控制如下：萬(wàn)年歷有8個(gè)狀態(tài)（常態(tài)、調(diào)年、調(diào)月、調(diào)日、調(diào)周、調(diào)時(shí)、調(diào)分、調(diào)秒）按動(dòng)旋轉(zhuǎn)編碼器在8個(gè)狀態(tài)中依次循環(huán)切換常態(tài)下，轉(zhuǎn)動(dòng)編碼器切換顯示頁(yè)
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 萬(wàn)年歷

數(shù)字溫濕度計(jì)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成數(shù)字溫濕度計(jì)設(shè)計(jì)并觀察調(diào)試結(jié)果要求：驅(qū)動(dòng)底板上的溫濕度傳感器SHT-20測(cè)量空氣中的溫度和濕度，將溫濕度信息顯示在8位掃描式數(shù)碼管上。解析：通過(guò)FPGA編程驅(qū)動(dòng)I2C接口溫濕度傳感器SHT-20，獲取溫濕度碼值信息，將兩種碼值信息經(jīng)過(guò)運(yùn)算轉(zhuǎn)換成物理溫度濕度數(shù)據(jù)，然后經(jīng)過(guò)BCD轉(zhuǎn)碼處理并顯示到掃描式數(shù)碼管上。實(shí)驗(yàn)?zāi)康那懊娴恼鹿?jié)中我們學(xué)習(xí)了掃描式數(shù)碼管模塊和BCD轉(zhuǎn)碼模塊的工作原理及驅(qū)動(dòng)方法，也對(duì)I2C總
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 數(shù)字溫濕度

基于接近式傳感器的智能接近系統(tǒng)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：智能手機(jī)通話，手機(jī)靠近耳朵后關(guān)閉屏顯，基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成智能接近系統(tǒng)設(shè)計(jì)并觀察調(diào)試結(jié)果要求：驅(qū)動(dòng)底板上的接近式傳感器APDS-9901獲得接近數(shù)據(jù)，控制核心板上LED按能量條方式點(diǎn)亮解析：通過(guò)FPGA編程驅(qū)動(dòng)接近式傳感器APDS-9901，獲取接近距離信息，然后根據(jù)距離信息編碼控制8個(gè)LED燈按能量條方式點(diǎn)亮。實(shí)驗(yàn)?zāi)康谋竟?jié)實(shí)驗(yàn)主要學(xué)習(xí)I2C總線工作原理、協(xié)議及相關(guān)知識(shí)，掌握FPGA驅(qū)動(dòng)I2C設(shè)備的原理及方法，了解輸入輸
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 傳感器系統(tǒng)

基于DDS的任意波形、信號(hào)發(fā)生器設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成波形信號(hào)發(fā)生器設(shè)計(jì)并觀察調(diào)試結(jié)果要求：通過(guò)底板上的旋轉(zhuǎn)編碼器控制串行DAC芯片DAC081S101基于DDS技術(shù)產(chǎn)生波形可選、頻率可調(diào)的常見(jiàn)波形信號(hào)。解析：FPGA驅(qū)動(dòng)旋轉(zhuǎn)編碼器得到操作信息，通過(guò)邏輯控制波形和頻率寄存器，設(shè)計(jì)DDS模塊根據(jù)波形和頻率寄存器控制波形數(shù)據(jù)的輸出，波形數(shù)據(jù)通過(guò)串行DAC驅(qū)動(dòng)模塊傳送到底板的DAC芯片進(jìn)行轉(zhuǎn)換，得到波形信號(hào)輸出。實(shí)驗(yàn)?zāi)康那懊嬲鹿?jié)我們學(xué)習(xí)了旋轉(zhuǎn)編碼器的工作原理及
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 信號(hào)發(fā)生器

簡(jiǎn)易電壓表設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成簡(jiǎn)易電壓表設(shè)計(jì)并觀察調(diào)試結(jié)果要求：通過(guò)底板上的串行模數(shù)轉(zhuǎn)換器ADC芯片測(cè)量可調(diào)電位計(jì)輸出電壓，并將電壓信息顯示在核心板的數(shù)碼管上。解析：通過(guò)FPGA編程驅(qū)動(dòng)串行ADC芯片，得到數(shù)字量化的電壓信息，將量化的數(shù)字信息轉(zhuǎn)換成BCD碼形式，同時(shí)驅(qū)動(dòng)獨(dú)立數(shù)碼管將電壓值顯示出來(lái)。實(shí)驗(yàn)?zāi)康脑诨A(chǔ)數(shù)字電路實(shí)驗(yàn)部分我們已經(jīng)掌握了FPGA驅(qū)動(dòng)獨(dú)立數(shù)碼管的原理及方法，本實(shí)驗(yàn)主要學(xué)習(xí)模數(shù)轉(zhuǎn)換器ADC的相關(guān)知識(shí)，串行（SPI接
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 電壓表

串口監(jiān)視系統(tǒng)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成串口監(jiān)視系統(tǒng)設(shè)計(jì)并觀察調(diào)試結(jié)果。要求：設(shè)計(jì)串口監(jiān)視系統(tǒng)，實(shí)時(shí)監(jiān)控串口（UART）接收數(shù)據(jù)，并將數(shù)據(jù)顯示在底板的8位數(shù)碼管上（僅限數(shù)字0~9）。解析：通過(guò)FPGA編程驅(qū)動(dòng)底板上的CP2102串口通信模塊，接收來(lái)自PC(串口調(diào)試助手)或其他串口設(shè)備的數(shù)據(jù)，經(jīng)過(guò)處理，最后通過(guò)驅(qū)動(dòng)8位掃描式數(shù)碼管模塊，將接收到的數(shù)據(jù)顯示在底板數(shù)碼管上。實(shí)驗(yàn)?zāi)康谋緦?shí)驗(yàn)主要學(xué)習(xí)串口（UART）總線工作原理、協(xié)議及相關(guān)知識(shí)，練習(xí)如
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 串口監(jiān)視

比賽計(jì)分系統(tǒng)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成比賽計(jì)分系統(tǒng)設(shè)計(jì)并觀察調(diào)試結(jié)果要求：按動(dòng)核心板獨(dú)立按鍵，驅(qū)動(dòng)底板上8位數(shù)碼管為比賽雙方在0~999內(nèi)計(jì)分。解析：FPGA驅(qū)動(dòng)獨(dú)立按鍵，當(dāng)按動(dòng)兩隊(duì)加分按鍵時(shí)，控制兩隊(duì)分?jǐn)?shù)調(diào)整，最后通過(guò)驅(qū)動(dòng)底板上的數(shù)碼管電路將得分值顯示在數(shù)碼管上。實(shí)驗(yàn)?zāi)康脑诨A(chǔ)數(shù)字電路實(shí)驗(yàn)部分我們已經(jīng)掌握了FPGA驅(qū)動(dòng)獨(dú)立按鍵的原理及方法，控制數(shù)碼管顯示十進(jìn)制數(shù)的BCD碼方案前面也多次介紹，本實(shí)驗(yàn)主要學(xué)習(xí)數(shù)碼管掃描顯示的原理及方法。熟悉
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 比賽計(jì)分系統(tǒng)

基于旋轉(zhuǎn)編碼器的調(diào)節(jié)系統(tǒng)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成旋轉(zhuǎn)調(diào)節(jié)系統(tǒng)設(shè)計(jì)并觀察調(diào)試結(jié)果要求：轉(zhuǎn)動(dòng)底板上的旋轉(zhuǎn)編碼器，調(diào)整核心板數(shù)碼管數(shù)值在0~99之間變化，右旋增加，左旋減小。解析：通過(guò)FPGA編程驅(qū)動(dòng)旋轉(zhuǎn)編碼器獲取操作信息，根據(jù)操作信息控制變量增加或減小，最后驅(qū)動(dòng)獨(dú)立式數(shù)碼管將變量顯示出來(lái)。實(shí)驗(yàn)?zāi)康脑诨A(chǔ)數(shù)字電路實(shí)驗(yàn)部分我們已經(jīng)掌握了FPGA驅(qū)動(dòng)獨(dú)立顯示數(shù)碼管的原理及方法，本實(shí)驗(yàn)主要學(xué)習(xí)旋轉(zhuǎn)編碼器的驅(qū)動(dòng)原理，最后完成旋轉(zhuǎn)調(diào)節(jié)系統(tǒng)總體設(shè)計(jì)。熟悉獨(dú)立顯示數(shù)碼
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 旋轉(zhuǎn)編碼器

萊迪思不斷快速擴(kuò)展產(chǎn)品組合,開(kāi)啟下一個(gè)創(chuàng)新時(shí)代

在近日舉辦的萊迪思開(kāi)發(fā)者大會(huì)上，低功耗可編程器件的領(lǐng)先供應(yīng)商萊迪思半導(dǎo)體公司近日宣布繼續(xù)擴(kuò)展其產(chǎn)品線，推出了多款全新硬件和軟件解決方案更新。萊迪思推出了兩款基于屢獲殊榮的萊迪思Avant?中端平臺(tái)打造的全新創(chuàng)新中端FPGA系列產(chǎn)品——萊迪思Avant-G?和萊迪思Avant-X?，分別用于通用設(shè)計(jì)和高級(jí)互連。萊迪思還發(fā)布了面向人工智能（AI）、嵌入式視覺(jué)、安全和工廠自動(dòng)化的專用解決方案集合的最新版本，添加了新的特性和功能，幫助客戶加快產(chǎn)品上市。此外，萊迪思還發(fā)布了其軟件工具以及Glance by Mira
關(guān)鍵字：萊迪思 FPGA Avant

簡(jiǎn)易電子琴設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成簡(jiǎn)易電子琴設(shè)計(jì)并觀察調(diào)試結(jié)果要求：按動(dòng)矩陣鍵盤，驅(qū)動(dòng)底板無(wú)源蜂鳴器發(fā)出產(chǎn)生不同音調(diào)，彈奏一首《小星星》。解析：通過(guò)FPGA編程驅(qū)動(dòng)矩陣鍵盤電路，獲取矩陣鍵盤鍵入的信息，然后通過(guò)編碼將鍵盤輸出的信息譯碼成對(duì)應(yīng)的音節(jié)數(shù)據(jù)，最后通過(guò)PWM發(fā)生模塊驅(qū)動(dòng)底板上的無(wú)源蜂鳴器發(fā)出聲音。實(shí)驗(yàn)?zāi)康脑诨A(chǔ)數(shù)字電路實(shí)驗(yàn)部分我們已經(jīng)掌握了FPGA設(shè)計(jì)PWM信號(hào)發(fā)生器的原理及方法，上節(jié)實(shí)驗(yàn)中又學(xué)習(xí)了矩陣鍵盤的驅(qū)動(dòng)原理及方法，本
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 矩陣鍵盤

矩陣鍵盤鍵入系統(tǒng)設(shè)計(jì)

實(shí)驗(yàn)任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板設(shè)計(jì)矩陣鍵盤鍵入系統(tǒng)并觀察調(diào)試結(jié)果要求：按動(dòng)矩陣鍵盤按鍵，通過(guò)核心板上的數(shù)碼管顯示按鍵的鍵值。解析：通過(guò)FPGA編程驅(qū)動(dòng)矩陣鍵盤電路，獲取矩陣鍵盤鍵入的信息，然后通過(guò)編碼將鍵盤輸出的信息譯碼成對(duì)應(yīng)的鍵值信息，最后通過(guò)驅(qū)動(dòng)核心板獨(dú)立數(shù)碼管，將鍵盤按鍵的鍵值顯示在數(shù)碼管上。實(shí)驗(yàn)?zāi)康脑诨A(chǔ)數(shù)字電路實(shí)驗(yàn)部分我們已經(jīng)掌握了FPGA驅(qū)動(dòng)獨(dú)立顯示數(shù)碼管的原理及方法，掌握了有限狀態(tài)機(jī)的設(shè)計(jì)實(shí)現(xiàn)思想，本實(shí)驗(yàn)主要學(xué)習(xí)矩陣鍵盤
關(guān)鍵字： STEP BaseBoard V3.0 小腳丫核心板 STEP-MAX10M08 FPGA 矩陣鍵盤

貿(mào)澤開(kāi)售LoadSlammer LSP-Kit-OracADJ-X套件幫助工程師為AMD/Xilinx FPGA設(shè)計(jì)安全高效的電源

專注于推動(dòng)行業(yè)創(chuàng)新的知名新品引入?(NPI)?代理商?貿(mào)澤電子?(Mouser Electronics)?即日起供貨LoadSlammer的LSP-Kit-OracADJ-X控制器。該器件旨在搭配FFED-VC1902-VSVA2197電源測(cè)試適配器?(PTA)?和X-Pod適配器使用，可以快速、全面地測(cè)試和驗(yàn)證AMD/Xilinx片上系統(tǒng)?(SoC)?和現(xiàn)場(chǎng)可編程門陣列?(FPGA)?的供電解決方案。貿(mào)澤
關(guān)鍵字：貿(mào)澤 LoadSlammer AMD Xilinx FPGA 電源