dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

virterx技術(shù)白皮書

平臺(tái)FPGA的興起隨著Virtex系列在片上系統(tǒng)（SoC）應(yīng)用中的廣泛應(yīng)用,賽靈思（Xilinx）公司引入了平臺(tái)FPGA（Platform FPGA）的概念。作為領(lǐng)先的可編程邏輯供應(yīng)商，賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計(jì)算處理的多功能器件，幫助業(yè)界涉足并確立了基于FPGA的SoC設(shè)計(jì)方法。通過實(shí)現(xiàn)大量基于FPGA的RISC處理器和處理器內(nèi)核，賽靈思在這方面已經(jīng)證實(shí)了自己的實(shí)力。最早的例子是于1991年實(shí)現(xiàn)Philip Freidin的RISC4005/R16 FPGA處理器。Vi
關(guān)鍵字： FPGA Xilinx

FPGA實(shí)現(xiàn)的FIR算法在汽車動(dòng)態(tài)稱重儀表中的應(yīng)用

摘要：本文介紹了用FPGA實(shí)現(xiàn)的FIR算法，并對(duì)這種算法應(yīng)用于汽車動(dòng)態(tài)稱重儀表中的結(jié)果做了分析。實(shí)踐證明此算法用于動(dòng)態(tài)稱重具有良好的效果。關(guān)鍵詞： FPGA；FIR；動(dòng)態(tài)稱重引言車輛在動(dòng)態(tài)稱重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消
關(guān)鍵字： FIR FPGA 動(dòng)態(tài)稱重

英特爾成功開發(fā)480Mbps之UWB收發(fā)器

日前(4月7日～8日)在甫結(jié)束的日本2004年英特爾IDF論壇中，英特爾首度展示了480Mbps的UWB無線傳輸，打破該公司在去年實(shí)現(xiàn)的252Mbps紀(jì)錄。據(jù)日經(jīng)BP社消息，英特爾是采用FPGA設(shè)計(jì)LSI收發(fā)器，這代表著可以使用CMOS技術(shù)，以低成本生無線USB收發(fā)器，無線傳輸技術(shù)是多頻帶OFDM（版本0.8），所用頻率3GHz～5GHz，使用3個(gè)528MHz的頻帶
關(guān)鍵字：英特爾 FPGA Wisair

2004年，SEED成功推出SEED-DTK系列教學(xué)實(shí)驗(yàn)箱

　　2004年，SEED成功推出SEED-DTK系列教學(xué)實(shí)驗(yàn)箱，獨(dú)特的創(chuàng)意成功開創(chuàng)DSP教學(xué)新概念。
關(guān)鍵字： SEED DSP

全數(shù)字鎖相環(huán)的設(shè)計(jì)

摘要：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對(duì)一些有關(guān)的問題進(jìn)行了討論。關(guān)鍵詞：全數(shù)字鎖相環(huán)；DPLL；FSK；FPGA 引言鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號(hào)處理，調(diào)制解調(diào)，時(shí)鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，具有精度高且不受溫度和電壓影響，環(huán)路
關(guān)鍵字： DPLL FPGA FSK 全數(shù)字鎖相環(huán)

2003年，SEED-DEC系列DSP模板面市

　　2003年，SEED-DEC系列DSP模板面市，一種功能、接口齊全DSP模板為行業(yè)客戶應(yīng)用提供最大空間。
關(guān)鍵字： SEED DSP

2003年，Wim Roelandts 成為賽靈思董事會(huì)主席

　　2003年，Wim Roelandts 成為董事會(huì)主席。Bernie Vonderschmitt 離職：公司的最后一個(gè)創(chuàng)始人為我們留下了寶貴的財(cái)富。
關(guān)鍵字：賽靈思 FPGA

2003年，賽靈思推出 Spartan-3 系列產(chǎn)品

　　2003年，推出 Spartan-3 系列產(chǎn)品。世界上首款 90nm FPGA 也是世界上成本最低的 FPGA。Spartan-3 技術(shù)讓我們領(lǐng)先競(jìng)爭(zhēng)者一大步，并使我們處于領(lǐng)先高級(jí)半導(dǎo)體制造商的地位。
關(guān)鍵字：賽靈思 FPGA Spartan-3

利用Matlab和Simulink對(duì)DSP進(jìn)行系統(tǒng)級(jí)的設(shè)計(jì)方法

摘要：本文介紹了利用Matlab和 Simulink中 Developer's Kit for TI DSP工具對(duì)DSP進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)的方法。關(guān)鍵詞：DSP；Matlab；TI；CCS；IDE引言傳統(tǒng)的DSP設(shè)計(jì)開發(fā)流程分為兩個(gè)部分：開發(fā)設(shè)計(jì)和產(chǎn)品實(shí)現(xiàn)。在開發(fā)設(shè)計(jì)部分完成算法開發(fā)和方案設(shè)計(jì)，產(chǎn)品的實(shí)現(xiàn)用來驗(yàn)證開發(fā)設(shè)計(jì)的正確性，通常是在不同的部門相互獨(dú)立地完成。這樣的開發(fā)流程存在許多問題，如相互之間的協(xié)作，系統(tǒng)范圍內(nèi)的算法測(cè)試，系統(tǒng)設(shè)計(jì)的錯(cuò)誤不能被及時(shí)發(fā)現(xiàn)等。利用Matlab和Simulink系統(tǒng)級(jí)的設(shè)計(jì)方
關(guān)鍵字： CCS DSP IDE Matlab TI

2003年，賽靈思宣布將歐洲總部設(shè)在都柏林

　　2003年，賽靈思完成了主要擴(kuò)展，并且宣布將歐洲總部設(shè)在都柏林。
關(guān)鍵字：賽靈思 FPGA

BLACKfinTMDSP體系結(jié)構(gòu)：能實(shí)現(xiàn)帶電源管理功能的多樣性應(yīng)用

引言嵌入式系統(tǒng)應(yīng)用一般可分為兩類：一類主要是數(shù)字信號(hào)處理器(DSP)強(qiáng)大的數(shù)值計(jì)算功能的應(yīng)用，其應(yīng)用實(shí)例是V.90語音頻段調(diào)制解調(diào)器的數(shù)據(jù)泵器件應(yīng)用中嵌入的增強(qiáng)型DSP；另一類則是控制方面的應(yīng)用，其應(yīng)用實(shí)例是手持式計(jì)算機(jī)或數(shù)字手表。人們對(duì)這兩類不同的應(yīng)用系統(tǒng)通常采用的設(shè)計(jì)方法是，根據(jù)應(yīng)用情況選用DSP處理器或微控制器(MCU)。DSP 處理器可為數(shù)值計(jì)算提供更強(qiáng)大的運(yùn)算能力；而MCU通常易于編程并且能提供多種片內(nèi)外圍器件，以便使每一種MCU更加適合其相應(yīng)的應(yīng)用需求。另外，這些MCU各自的指令集都與其相應(yīng)的
關(guān)鍵字： DSP 模擬IC 電源

用DSP應(yīng)對(duì)3G手機(jī)的語音識(shí)別應(yīng)用

數(shù)據(jù)速率高達(dá)2Mb/s的3G手機(jī)將可以支持包括數(shù)據(jù)業(yè)務(wù)和互聯(lián)網(wǎng)連接在內(nèi)的多媒體應(yīng)用。由此，人們希望大多數(shù)3G手機(jī)的屏幕更大，鍵盤更小。為避免小鍵盤帶來的不便，借助自動(dòng)語音識(shí)別技術(shù)(ASR)實(shí)現(xiàn)語音撥號(hào)成為3G手機(jī)普遍看好的特性。如果ASR能夠擔(dān)當(dāng)起這一重任并使消費(fèi)者滿意，那么它將最終完全取代小鍵盤而用在3G手機(jī)上。從設(shè)計(jì)的角度來看，ASR在實(shí)時(shí)操作以及語音格式的清晰程度與快速識(shí)別等功能性的實(shí)現(xiàn)方面，需要依靠高性能數(shù)字信號(hào)處理器技術(shù)來完成所需的復(fù)雜算法。幸運(yùn)的是，現(xiàn)代DSP技術(shù)已取得了很大進(jìn)展，它已經(jīng)實(shí)現(xiàn)了
關(guān)鍵字： 3G DSP

2003年，SEED在香港設(shè)立辦事機(jī)構(gòu)

　　2003年，SEED在香港設(shè)立辦事機(jī)構(gòu)，標(biāo)志SEED進(jìn)入國(guó)際市場(chǎng)。
關(guān)鍵字： SEED DSP

用CPLD和外部SRAM構(gòu)成大容量FIFO的設(shè)計(jì)

摘要：對(duì)照一般通用FIFO的外部控制線，以及視頻服務(wù)器應(yīng)用的具體要求，設(shè)計(jì)完成用CPLD和外部SRAM構(gòu)成的大容量、廉價(jià)、高速FIFO，除了可以滿足視頻服務(wù)器碼流緩沖的需要外，也可以作為一個(gè)通用的大容量FIFO。關(guān)鍵詞：視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
關(guān)鍵字：視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO 存儲(chǔ)器

新型眼科B型超聲診斷儀

摘要:本設(shè)計(jì)以Winbond公司的W78E58單片機(jī)為系統(tǒng)的控制核心,采用最新的FPGA設(shè)計(jì)技術(shù)，并應(yīng)用Averlogic公司的大容量圖像存儲(chǔ)FIFO使采樣控制模塊和顯示控制模塊相對(duì)獨(dú)立，從而使本儀器具有很高的集成化程度、很強(qiáng)的設(shè)計(jì)靈活性。同時(shí)，由于FPGA的大容量允許采用較復(fù)雜的數(shù)據(jù)處理，從而大大提高了診斷儀的成像質(zhì)量。關(guān)鍵詞 B超反射法 FPGA FIFO前言改革開放以來，全國(guó)人民生活水平日益提高，健康越來越受到人們的高度重視。眼睛是心靈的窗戶，眼睛的健康對(duì)人們來說更是重要。眼病的
關(guān)鍵字： B超 FIFO FPGA 反射法設(shè)備診斷類