EEPW首頁(yè) >>
主題列表 >>
dsp-builder
dsp-builder 文章 進(jìn)入dsp-builder技術(shù)社區(qū)
基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),1 引言 數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊,應(yīng)用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機(jī)或中規(guī)模數(shù)字電路為核心,其模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
- 關(guān)鍵字: DSP 數(shù)據(jù) 采集 CPLD USB
基于DSP的無(wú)源LC濾波裝置的改進(jìn)
- 提出了一種基于DSP的無(wú)源濾波裝置的改進(jìn)方案。將LC濾波主回路的L、C值設(shè)計(jì)成可分級(jí)調(diào)整,并以DSP為核心設(shè)計(jì)...
- 關(guān)鍵字: DSP 控制策略 無(wú)源LC濾波裝置
基于TMS320LF2407A 和AT89S52 三相異步電機(jī)雙閉環(huán)調(diào)速控制系統(tǒng)設(shè)計(jì)
- 摘 要: 針對(duì)某裝備中三相交流異步電機(jī)調(diào)速的要求, 以TMS320LF2407A 和AT89S52 為核心采用磁場(chǎng)定向控制策略設(shè)計(jì)了一電流、轉(zhuǎn)速雙閉環(huán)調(diào)速控制系統(tǒng), 給出了硬件原理框圖、關(guān)鍵器件、設(shè)計(jì)思想和程序流程圖。實(shí)驗(yàn)結(jié)
- 關(guān)鍵字: DSP
基于LPC2478 的網(wǎng)絡(luò)型電能質(zhì)量監(jiān)測(cè)裝置人機(jī)交互功能研發(fā)
- 摘要: 基于網(wǎng)絡(luò)型電能質(zhì)量監(jiān)測(cè)裝置的硬件結(jié)構(gòu)和功能,給出了在RealViewMDK 開發(fā)環(huán)境下向LPC2478 微處理器移植mu;C/OS-Ⅱ嵌入式實(shí)時(shí)操作系統(tǒng)的過(guò)程,闡述了集成mu;C/GUI 圖形接口的實(shí)現(xiàn)步驟。給出了LPC2478 微處理器
- 關(guān)鍵字: DSP
基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘 要: 針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求, 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn), 將算法分成兩部分分別交由FPGA 和DSP處理, 大大提高
- 關(guān)鍵字: FPGA,DSP
TMS320C31和80C196雙CPU構(gòu)成的高速實(shí)時(shí)控制
- TMS320C31和80C196雙CPU構(gòu)成的高速實(shí)時(shí)控制,介紹了采用TMS320C31和80C196雙CPU構(gòu)成的高速實(shí)時(shí)控制系統(tǒng)的基本構(gòu)成,給出了TMS320C31、80C196與雙口RAM IDT7140之間的接口電路,IDT公司雙口RAM系列的中斷邏輯設(shè)計(jì)以及DPS與80C196之間采用雙口RAM進(jìn)行高速數(shù)據(jù)通信的
- 關(guān)鍵字:
DSP 雙口RAM 高速實(shí)時(shí) 中斷
DSP也稱數(shù)字信號(hào)處理器。TMS320C31是TI公司的第三DSP芯片
它的基本結(jié)構(gòu)包括:(1)程序文憑間與數(shù)據(jù)空間分開的總線結(jié)構(gòu) 可以對(duì)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器這兩個(gè)獨(dú)立的存儲(chǔ)器進(jìn)行獨(dú)立編址、獨(dú)立訪問(wèn) (2)流水線結(jié)構(gòu) 以三級(jí)流水線操作為例 在每個(gè)指令周期內(nèi) 三條不同的指令都處于激活狀態(tài) 但處于不同的階段 分別為取指、譯碼和執(zhí)行 (3)專用的硬件乘法器 使乘法可以在單周期內(nèi)完成 (4)特殊的DSP指令 (5)快速的指令周期 可以達(dá)到33.3ns 即每秒能執(zhí)行
dsp-builder介紹
您好,目前還沒有人創(chuàng)建詞條dsp-builder!
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp-builder的理解,并與今后在此搜索dsp-builder的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp-builder的理解,并與今后在此搜索dsp-builder的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473