fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

零基礎(chǔ)學(xué)FPGA （二十六）頻、相可調(diào)，任意波形信號發(fā)生器系統(tǒng)設(shè)計(jì)

　　最近接了一個(gè)項(xiàng)目吧，是我們學(xué)校物理院院長帶的研究生搞的，小墨有幸跟他們合作，負(fù)責(zé)FPGA方面的工作，完成后據(jù)說還會申請國家專利，具體到什么時(shí)候完成，那可能就是猴年馬月了，或者說我已經(jīng)不在學(xué)校了。從今天開始，小墨將開始接觸賽靈思公司的FPGA(老師提供的平臺)，用到的當(dāng)然是SOPC。其實(shí)做做項(xiàng)目也好，讓自己鍛煉一下，我也好久沒有做大一點(diǎn)的項(xiàng)目了，對我來說也是一個(gè)機(jī)會吧?！　⌒盘柊l(fā)生器這個(gè)東西相信大家都知道，關(guān)于基于DDS信號發(fā)生器的技術(shù)文檔網(wǎng)上也多的是，但是我還是想寫一下這部分的教學(xué)，因?yàn)閺奈易陨淼膶W(xué)習(xí)
關(guān)鍵字： FPGA SOPC

關(guān)于PCB設(shè)計(jì)必須掌握的基礎(chǔ)知識

　　想要成為一名硬件工程師首先必須掌握的就是PCB的設(shè)計(jì)與繪制，這里我們?yōu)榇蠹艺砹藥讞l設(shè)計(jì)技巧?！　?、如果設(shè)計(jì)的電路系統(tǒng)中包含F(xiàn)PGA器件，則在繪制原理圖前必需使用Quartus II軟件對管腳分配進(jìn)行驗(yàn)證。(FPGA中某些特殊的管腳是不能用作普通IO的)?！　?、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內(nèi)電層、信號內(nèi)電層、電源、信號平面層。6層以上板(優(yōu)點(diǎn)是：防干擾輻射)，優(yōu)先選擇內(nèi)電層走線，走不開選擇平面層，禁止從地或電源層走線(原因：會分
關(guān)鍵字： PCB FPGA

如何使產(chǎn)品快速集成高速信號采集功能？

　　摘要：在科技飛速發(fā)展的今天，各種自動化儀器及自動控制都離不開信號采集，而且要采集的信號越來越快，精度要求也越來越高。如何簡單快速的讓系統(tǒng)集成這項(xiàng)功能呢?　　　　1、ZSDA1000的基本介紹　　ZDS1000是ZLG致遠(yuǎn)電子開發(fā)的高速信號數(shù)據(jù)采集模塊，模塊通過PCI Express2.0接口與主機(jī)端連接，350M帶寬，1GSa/s的采樣速率。用戶只需要通過動態(tài)鏈接庫文件就可以輕松控制模塊進(jìn)行數(shù)據(jù)采集和數(shù)據(jù)處理?？捎糜谫|(zhì)譜分析、雷達(dá)信號捕捉、材料分析等場
關(guān)鍵字： FPGA ZSDA1000

直接數(shù)字合成技術(shù)實(shí)現(xiàn)函數(shù)信號發(fā)生器

本文利用直接數(shù)字合成技術(shù)通過一款FPGA可編程邏輯芯片實(shí)現(xiàn)函數(shù)信號發(fā)生器的研制，該信號發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設(shè)計(jì)載體，通過DDS技術(shù)實(shí)現(xiàn)兩路同步信號輸出。通過軟件Quartus-II12.0和Nios-II 12.0開發(fā)環(huán)境編程，實(shí)現(xiàn)多種波形信號輸出，信號具有高精度的頻率分辨率能力，最高可達(dá)36位。最后通過實(shí)驗(yàn)輸出的波形信號符合標(biāo)準(zhǔn)。
關(guān)鍵字：直接數(shù)字合成技術(shù) FPGA 信號發(fā)生器 Quartus-II 201512

下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

　　本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹了下一代FPGA和SoC系列品?！　∫浴　∽钚掳l(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)其下一代產(chǎn)品目標(biāo)的關(guān)鍵支撐因素。大量的電信基礎(chǔ)設(shè)施成指數(shù)增長的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達(dá)到成本和功耗目標(biāo)。ASIC、ASSP和獨(dú)立處理器遇到了發(fā)展瓶頸，P
關(guān)鍵字： FPGA SoC

采用三柵極技術(shù)FPGA的突破性優(yōu)勢

　　引言　　2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當(dāng)前采用最先進(jìn)、最高性能半導(dǎo)體技術(shù)的獨(dú)家專業(yè)FPGA供應(yīng)商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現(xiàn)狀，以便了解三柵極技術(shù)對高性能FPGA性能的影響，以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢。　　晶體管設(shè)計(jì)的背景　　1947年，貝爾實(shí)驗(yàn)室展示了第一支晶體管，采用的是鍺
關(guān)鍵字： Altera FPGA

Altera功能安全包與靈活的FPGA相結(jié)合，實(shí)現(xiàn)“鎖步”處理器解決方案，降低了風(fēng)險(xiǎn)，促進(jìn)產(chǎn)品及時(shí)面市

　　Altera公司今天宣布，開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案，這一解決方案降低了設(shè)計(jì)周期風(fēng)險(xiǎn)，幫助系統(tǒng)設(shè)計(jì)人員簡化工業(yè)和汽車安全應(yīng)用的認(rèn)證。Altera與意大利比薩的功能安全領(lǐng)先供應(yīng)商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認(rèn)證工具流程，以及YOGITECH的知識產(chǎn)權(quán)(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實(shí)現(xiàn)SIL3安全設(shè)計(jì)，包括低成本Cyclone? V&n
關(guān)鍵字： Altera FPGA

紫光半導(dǎo)體收購集中美國專挑寡占市場

　　面對清華紫光集團(tuán)董事長趙偉國再次放話，將先把收購目光集中在美國半導(dǎo)體產(chǎn)業(yè)的說法，日前臺系IC設(shè)計(jì)公司均表達(dá)不意外，畢竟臺灣政府目前尚未通過相關(guān)法令限制，加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論，與其現(xiàn)在買市值不大的臺灣IC設(shè)計(jì)公司，對清華紫光集團(tuán)并無法產(chǎn)生立即性的幫助。　　產(chǎn)業(yè)界人士指出，以清華紫光的大陸內(nèi)需市場色彩，加上先前出手目標(biāo)多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來看，全球三強(qiáng)鼎立的EDA市場、繪圖芯片與FPGA產(chǎn)業(yè)，或許是清華紫光集團(tuán)在談判桌上的下一個(gè)目標(biāo)。　　確實(shí)從清華紫光收購動作一路多鎖定
關(guān)鍵字：紫光 FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司(Nasdaq)公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
關(guān)鍵字： Altera FPGA

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構(gòu)SiP器件

　　Altera公司今天公開業(yè)界第一款異構(gòu)系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結(jié)構(gòu)設(shè)計(jì)滿足了高性能系統(tǒng)對存儲器帶寬最嚴(yán)格的要求。　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計(jì)算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲器帶寬提
關(guān)鍵字： Altera FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）（下）

　　以上為小梅哥為了對特權(quán)同學(xué)的串口收發(fā)模塊進(jìn)行測試所展開的部分工作，到這里，仿真測試所需要的準(zhǔn)備工作我們就做好了，接下來將實(shí)際進(jìn)行仿真，通過仿真來分析該模塊的性能?！　∵@里極力推薦大家使用modelsim進(jìn)行仿真，因?yàn)閝uartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠(yuǎn)。Modelsim作為一款強(qiáng)大的仿真軟件，在業(yè)界被廣泛使用。同時(shí)，modelsim針對不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開發(fā)的OEM版本，此版本針對Altera公
關(guān)鍵字： FPGA 串口調(diào)試

小梅哥和你一起深入學(xué)習(xí)FPGA之串口調(diào)試（一）(上)

　　大家好，這幾天在各個(gè)論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個(gè)現(xiàn)成的代碼，但是在使用中就遇到了各種問題，于是就發(fā)到了論壇上來求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個(gè)版本(目前確定為特權(quán)同學(xué)的基于EPM240入門實(shí)驗(yàn)的代碼)。他們在調(diào)試這個(gè)代碼的時(shí)候，經(jīng)常存在這樣幾個(gè)問題：1、部分人對該串口通訊模塊完全不理解，對每句話，甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來對該模塊進(jìn)行仿真，結(jié)果無法得到仿真結(jié)果;3、部分人不會使用modelsim
關(guān)鍵字： FPGA 串口調(diào)試

ASDF：精細(xì)粒度異構(gòu)助力創(chuàng)新， Altera將進(jìn)入大FPGA時(shí)代

　　“數(shù)十個(gè)合作伙伴，數(shù)百家客戶，數(shù)千計(jì)的工程師，這三股強(qiáng)大的力量構(gòu)成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會上自豪地表示。　　
關(guān)鍵字： Altera FPGA

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎

　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng)新領(lǐng)先獎，表彰Altera在技術(shù)特性和未來業(yè)務(wù)價(jià)值方面更勝一籌。該獎項(xiàng)彰顯Altera在其Arria® 10 FPGA中實(shí)現(xiàn)IEEE 754單精度硬核浮點(diǎn)DSP (數(shù)字信號處理)模塊——處理速率高達(dá)1.5 TFLOPS (每秒萬億次浮點(diǎn)運(yùn)算)，進(jìn)一步提高了數(shù)字系統(tǒng)設(shè)計(jì)的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對大數(shù)據(jù)和搜索應(yīng)用、數(shù)據(jù)中心加速、軍事通信和高性能計(jì)算等需要高精度
關(guān)鍵字： Altera FPGA

使用面向FPGA的OpenCL設(shè)計(jì)兩百萬點(diǎn)頻域?yàn)V波器

快速傅里葉變換(FFT)是信號處理應(yīng)用的基礎(chǔ)。FPGA供應(yīng)商一直以來提供了運(yùn)行良好的FFT庫，處理適配到FPGA片內(nèi)存儲器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應(yīng)該如何應(yīng)對? 為解決這一問題，F(xiàn)PGA設(shè)計(jì)人員現(xiàn)在必須要做出設(shè)計(jì)決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們怎樣連接并訪問外部存儲器，多個(gè)內(nèi)核之間的同步等。分析所有這類設(shè)計(jì)決定就是要能夠很好的結(jié)合現(xiàn)有產(chǎn)品，在HDL中編程，這會非常耗時(shí)，而且?guī)砹诵阅軉栴}。采用OpenCL等高級編程語言，能夠很快的完成系統(tǒng)設(shè)計(jì)分析。本
關(guān)鍵字： FPGA 頻域?yàn)V波器 OpenCL 201511