fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

三大電機(jī)控制方案之FPGA篇：Actel Fusion

　　當(dāng)前電機(jī)控制的發(fā)展越來(lái)越趨于多樣化、復(fù)雜化，現(xiàn)場(chǎng)也提出越來(lái)越苛刻的性能要求。因此客戶(hù)有可能考慮自己開(kāi)發(fā)專(zhuān)用的控制芯片，F(xiàn)PGA的可編程性正是可以滿足這種需求。上期講解了三大電機(jī)控制方案之MCU篇，這期來(lái)看看FPGA。　　對(duì)于電機(jī)控制提出的不同要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點(diǎn)十分適合于中高端的電機(jī)控制應(yīng)用。由于它以純硬件的方式進(jìn)行并行處理，而且不占用CPU的資源，所以可以使系統(tǒng)達(dá)到很高的性能。　　在電機(jī)控制的市場(chǎng)上，眾多專(zhuān)注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案，本系列
關(guān)鍵字： FPGA Actel

集技術(shù)優(yōu)勢(shì)之大成 Lattice啟動(dòng)影像設(shè)計(jì)新想像

　　自從Lattice(萊迪思半導(dǎo)體)并購(gòu)了Silicon Blue后，在當(dāng)時(shí)就為FPGA產(chǎn)業(yè)投下一顆震撼彈，后來(lái)又在2015年，并購(gòu)Silicon Image來(lái)強(qiáng)化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時(shí)間，Lattice趁勝追擊推出了全新產(chǎn)品線：CrossLink，它被Lattice定義成可編程的ASSP，簡(jiǎn)稱(chēng)為pASSP。　　Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示，之所以會(huì)推出這樣的產(chǎn)品，原因主要有兩個(gè)，一是影音訊號(hào)輸入與輸入不相容的問(wèn)題，其次則是輸入與輸出的通道無(wú)法匹配。舉例來(lái)
關(guān)鍵字： Lattice FPGA

【E電路】pwm脈沖寬度調(diào)制led驅(qū)動(dòng)控制電路圖

　　本文主要對(duì)pwm脈沖寬度調(diào)制led驅(qū)動(dòng)控制電路圖進(jìn)行了分析說(shuō)明?！　?、開(kāi)機(jī)輸入浪涌電流限制電阻;　　2、為一款逐流無(wú)源功率因數(shù)校正(PPFC)電路，通過(guò)擴(kuò)展交流輸入市電整流二極管的導(dǎo)通角來(lái)改善電路的功率因數(shù)，較有源功率因數(shù)校正電路(APFC)具有造價(jià)低的優(yōu)點(diǎn);　　3、濾波電容，當(dāng)整流交流輸入接近零交越時(shí)，存儲(chǔ)電容C3存儲(chǔ)的能量為IC供電，該IC為一款高壓供電IC;　　4、振蕩控制。連接這支引腳與地的電阻將設(shè)定PWM頻率。IC可以通過(guò)將ROSC引腳連接到外部MOSFET柵極與外部振蕩電阻之間，切換至恒
關(guān)鍵字： pwm led

萊迪思半導(dǎo)體針對(duì)工業(yè)市場(chǎng)提供增強(qiáng)的視頻橋接解決方案

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布針對(duì)工業(yè)市場(chǎng)推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無(wú)縫的“即插即用”連接，超越了傳統(tǒng)消費(fèi)電子和移動(dòng)應(yīng)用。　　視頻應(yīng)用在整個(gè)工業(yè)產(chǎn)品市場(chǎng)普遍存在，在今天的智能自動(dòng)化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件，滿足工業(yè)環(huán)境和長(zhǎng)時(shí)間工作的要求，同時(shí)保持連續(xù)工作和無(wú)與倫比的可靠性。隨著HDMI產(chǎn)品的加入，萊迪思可以幫助制造商解決關(guān)鍵橋接問(wèn)題或?qū)崿F(xiàn)視頻處理功能，增強(qiáng)了人機(jī)界面、安全監(jiān)控以及數(shù)字
關(guān)鍵字：萊迪思 FPGA

Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件，加速大容量FPGA設(shè)計(jì)

　　Altera，現(xiàn)在已屬英特爾公司，今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計(jì)軟件，進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA，這將推動(dòng)云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時(shí)間，提供通用設(shè)計(jì)輸入方法，簡(jiǎn)化了知識(shí)產(chǎn)權(quán)(IP)的集成，從而加速了大規(guī)模FPGA設(shè)計(jì)流程?！　∮⑻貭柕腇PGA軟件和IP市場(chǎng)營(yíng)銷(xiāo)總監(jiān)B
關(guān)鍵字： Altera FPGA

【E課題】FPGA/CPLD數(shù)字電路原理介紹

　　當(dāng)產(chǎn)生門(mén)控時(shí)鐘的組合邏輯超過(guò)一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒(méi)有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。　　圖1給出一個(gè)含有險(xiǎn)象的多級(jí)時(shí)鐘的例子。時(shí)鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時(shí)鐘(CLK)和該時(shí)鐘的2分頻 (DIV2)。由圖1的定時(shí)波形圖看出，在兩個(gè)時(shí)鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時(shí)，存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。多級(jí)邏輯的險(xiǎn)象是可以去除的
關(guān)鍵字： FPGA CPLD

市場(chǎng)勢(shì)態(tài)加速增長(zhǎng)中國(guó)內(nèi)FPGA產(chǎn)業(yè)如何實(shí)現(xiàn)騰飛？

FPGA是一個(gè)需要長(zhǎng)期積累的過(guò)程，而FPGA是為特殊需要而生的，注定無(wú)法是大眾的，產(chǎn)業(yè)細(xì)分才是王道。
關(guān)鍵字： FPGA 京微雅格

老杳:從京微雅格“倒閉”看國(guó)家經(jīng)費(fèi)的走向

業(yè)內(nèi)有些公司套取政府資金上癮了，公司就是公司，少拿自主創(chuàng)新說(shuō)事，更不要打著民族的名義要錢(qián)。
關(guān)鍵字：京微雅格 FPGA

一分鐘快速了解開(kāi)關(guān)電源

　　隨著我國(guó)工業(yè)的快速發(fā)展，開(kāi)關(guān)電源逐漸地走上世界舞臺(tái)，電源的體積也逐漸趨于模塊化和小型化，電源的抗擾能力也越來(lái)越強(qiáng)。開(kāi)關(guān)電源如何實(shí)現(xiàn)電壓控制?內(nèi)部結(jié)構(gòu)是怎樣的?下面帶大家快速了解一下?！　∫?、什么是開(kāi)關(guān)電源　　開(kāi)關(guān)電源是開(kāi)關(guān)穩(wěn)壓電源的簡(jiǎn)稱(chēng)，一般指輸入為交流電壓、輸出為直流電壓的AC-DC變換器。開(kāi)關(guān)電源內(nèi)部的功率開(kāi)關(guān)管工作在高頻開(kāi)關(guān)狀態(tài)，本身消耗的能量很低，電源效率可達(dá)75%~90%，比普通線性穩(wěn)壓電源(線性電源)提高一倍?！　≌f(shuō)到線性電源(如圖1所示)，它與開(kāi)關(guān)電源的區(qū)別是什么呢?說(shuō)的通俗一點(diǎn)就是線性
關(guān)鍵字：開(kāi)關(guān)電源 PWM

【E課堂】verilog之可綜合與不可綜合

　　可綜合的意思是說(shuō)所編寫(xiě)的代碼可以對(duì)應(yīng)成具體的電路，不可綜合就是所寫(xiě)代碼沒(méi)有對(duì)應(yīng)的電路結(jié)構(gòu)，例如行為級(jí)語(yǔ)法就是一種不可綜合的代碼，通常用于寫(xiě)仿真測(cè)試文件?！　〗⒖删C合模型時(shí)，需注意以下幾點(diǎn)：　　不使用initial　　不使用#10之類(lèi)的延時(shí)語(yǔ)句　　不使用循環(huán)次數(shù)不確定的循環(huán)語(yǔ)句，如forever，while等　　不使用用戶(hù)自定義原語(yǔ)(UDP元件)　　盡量使用同步方式設(shè)計(jì)電路　　用always塊來(lái)描述組合邏輯時(shí)，應(yīng)列出所有輸入信號(hào)作為敏感信號(hào)列表，即always@(*)　　所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)
關(guān)鍵字： verilog FPGA

Altera設(shè)計(jì)解決方案網(wǎng)絡(luò)連接客戶(hù)和專(zhuān)家，助力客戶(hù)基于FPGA的設(shè)計(jì)創(chuàng)新

　　Altera，現(xiàn)在已屬英特爾公司，今天宣布啟動(dòng)其設(shè)計(jì)解決方案網(wǎng)絡(luò)(DSN，Design Solutions Network)，這一全球輔助支持系統(tǒng)將穩(wěn)健的設(shè)計(jì)服務(wù)網(wǎng)絡(luò)、IP、電路板和商用現(xiàn)貨產(chǎn)品(COTS)公司合并到一個(gè)計(jì)劃中。DSN計(jì)劃將客戶(hù)與網(wǎng)絡(luò)成員連接起來(lái)，通過(guò)統(tǒng)一的搜索網(wǎng)站，為他們提供Altera CPLD、FPGA、SoC和Enpirion?電源器件相關(guān)的產(chǎn)品或者設(shè)計(jì)服務(wù)，幫助客戶(hù)加速產(chǎn)品創(chuàng)新，網(wǎng)站位于www.altera.com.cn/dsn。　　Intel可
關(guān)鍵字： Altera FPGA

順序式波長(zhǎng)色散X射線熒光光譜儀的運(yùn)動(dòng)系統(tǒng)控制

本文介紹了一種利用LPC1766微控制器實(shí)現(xiàn)順序式波長(zhǎng)色散X射線熒光光譜儀的電機(jī)系統(tǒng)控制方案。系統(tǒng)分析了順序式波長(zhǎng)色散X射線熒光光譜儀的電機(jī)系統(tǒng)控制需求，充分利用LPC1766豐富的PWM和GPIO中斷功能，配合光電開(kāi)關(guān)的邏輯順序，控制直流電機(jī)運(yùn)動(dòng)，最終實(shí)現(xiàn)了光譜儀中晶體、準(zhǔn)直器和濾光片的準(zhǔn)確定位。測(cè)試結(jié)果符合《JJG 810-1993波長(zhǎng)色散X射線熒光光譜儀檢定規(guī)程》的要求。
關(guān)鍵字： PC1766 電機(jī) PWM GPIO中斷 201605

基于PWM的DA轉(zhuǎn)換電路

　　本文章是關(guān)于PWM的DA轉(zhuǎn)換電路。　　　　電路測(cè)試參數(shù)如下　　輸入PWM：PWM_INPUT，峰值3.3V，占空比0~100%，頻率1~100K　　輸出AD值：直流電壓，占空比=0時(shí)，AD_OUT=46mV;占空比=99%時(shí)，AD_OUT=5.02V　　今天用STM32做了一個(gè)5V DA轉(zhuǎn)換電路，首先用了一個(gè)3.3V轉(zhuǎn)5V的電壓轉(zhuǎn)換芯片SN74LVC2T45，用這個(gè)芯片主要是因?yàn)橛鞋F(xiàn)成的，而且SN74LVC2T45的封裝也比較小(我用的是SM8封裝)。
關(guān)鍵字： PWM DA

變頻器新手應(yīng)該知道的事情

　　本文介紹變頻器新手入門(mén)知識(shí)，大家來(lái)補(bǔ)補(bǔ)這些內(nèi)容吧。　　變頻器基礎(chǔ)知識(shí)　　1、什麼是變頻器?　　變頻器是利用電力半導(dǎo)體器件的通斷作用將工頻電源變換為另一頻率的電能控制裝置?！　?、PWM和PAM的不同點(diǎn)是什麼?　　PWM是英文PulseWidthModulation(脈沖寬度調(diào)制)縮寫(xiě)，按一定規(guī)律改變脈沖列的脈沖寬度，以調(diào)節(jié)輸出量和波形的一種調(diào)值方式。PAM是英文PulseAmplitudeModulation(脈沖幅度調(diào)制)縮寫(xiě)，是按一定規(guī)律改變脈沖列的脈沖幅度，以調(diào)節(jié)輸出量值和波形的一種調(diào)制方式?！?/li>
關(guān)鍵字：變頻器 PWM

數(shù)字電路(fpga/asic)設(shè)計(jì)入門(mén)之靜態(tài)時(shí)序分析

　　靜態(tài)時(shí)序分析簡(jiǎn)稱(chēng)STA(Static Timming Analysis)，它提供了一種針對(duì)大規(guī)模門(mén)級(jí)電路進(jìn)行時(shí)序驗(yàn)證的有效方法。它指需要更具電路網(wǎng)表的拓?fù)?，就可以檢查電路設(shè)計(jì)中所有路徑的時(shí)序特性，測(cè)試電路的覆蓋率理論上可以達(dá)到100%，從而保證時(shí)序驗(yàn)證的完備性;同時(shí)由于不需要測(cè)試向量，所以STA驗(yàn)證所需時(shí)間遠(yuǎn)小于門(mén)級(jí)仿真時(shí)間。但是，靜態(tài)時(shí)序分析也有自己的弱點(diǎn)，它無(wú)法驗(yàn)證電路功能的正確性，所以這一點(diǎn)必須由RTL級(jí)的功能仿真來(lái)保證，門(mén)級(jí)網(wǎng)表功能的正確性可以用門(mén)級(jí)仿真技術(shù)，也可以用后面講到的形式驗(yàn)證技術(shù)。值
關(guān)鍵字： fpga asic 靜態(tài)時(shí)序