fpga-pwm 文章 進(jìn)入fpga-pwm技術(shù)社區(qū)
開關(guān)電源工作原理解析
- 開關(guān)電源,通過控制電路使得電子開關(guān)器件不停地導(dǎo)通、關(guān)斷,電子開關(guān)器件對輸入電壓進(jìn)行脈沖調(diào)制,從而使得輸出電壓可調(diào),并自動穩(wěn)壓。那么開關(guān)電源工作原理是什么呢? 一、開關(guān)電源工作原理- -簡介 開關(guān)電源主要是利用現(xiàn)代電力電子技術(shù),通過控制電子開關(guān)器件的導(dǎo)通和關(guān)斷的時間比率,來維持輸出電壓的穩(wěn)定。一般由PWM(脈沖寬度調(diào)制)控制IC和MOSFET構(gòu)成,具有體積小、重量輕,功率小、效率高的特點(diǎn)。目前已廣泛應(yīng)用于軍工設(shè)備、工業(yè)自動化控制、醫(yī)療設(shè)備、數(shù)碼產(chǎn)品等各個領(lǐng)域。 二、開關(guān)電源工作原理-
- 關(guān)鍵字: 開關(guān)電源 PWM
基于SoC+FPGA平臺快速動態(tài)加載驅(qū)動開發(fā)及實(shí)現(xiàn)
- 以TI公司的OMAP-L138型號雙核處理器單片系統(tǒng)(SoC)與ALTERA公司 EP3C80F484型號FPGA為核心的嵌入式硬件平臺,介紹了SoC與FPGA通過高速SPI接口實(shí)現(xiàn)固件動態(tài)加載的方法,以及基于Linux的SoC對FPGA快速動態(tài)加載驅(qū)動程序開發(fā)的原理及步驟。實(shí)際測試基于高速SPI接口的FPGA固件動態(tài)加載功能快速穩(wěn)定,對同類型嵌入式平臺的FPGA固件動態(tài)加載驅(qū)動開發(fā)具有借鑒意義。
- 關(guān)鍵字: SoC FPGA 動態(tài)加載 SPI 201606
如何使用FPGA加速機(jī)器學(xué)習(xí)算法?
- 當(dāng)前,AI因?yàn)槠銫NN(卷積神經(jīng)網(wǎng)絡(luò))算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?;镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用,非常適合使用FPGA來實(shí)現(xiàn)。上個月,Ralph Wittig(Xilinx CTO Office的卓越工程師) 在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果?! ≡谶@項(xiàng)研究中出現(xiàn)了一些和CNN算法實(shí)現(xiàn)能耗相關(guān)的幾個有趣的結(jié)論: ①限定使用片上Memory; ?、?/li>
- 關(guān)鍵字: FPGA CNN
如何擴(kuò)展 FPGA 的工作溫度
- 任何電子器件的使用壽命均取決于其工作溫度。在較高溫度下器件會加快老化,使用壽命會縮短。但某些應(yīng)用要求電子產(chǎn)品工作在器件最大額定工作結(jié)溫下。以石油天然氣產(chǎn)業(yè)為例來說明這個問題以及解決方案。 一位客戶請求我們 Aphesa 的團(tuán)隊(duì)設(shè)計(jì)一款能夠在油井中工作的高溫?cái)z像頭(如圖 1 所示)。該器件要求使用相當(dāng)大的FPGA 而且溫度要求至少高達(dá) 125℃——即系統(tǒng)的工作溫度。作為一家開發(fā)定制攝像頭和包括 FPGA 代碼及嵌入式軟件在
- 關(guān)鍵字: FPGA HDR
什么是異構(gòu)多處理系統(tǒng),為什么需要異構(gòu)多處理系統(tǒng)?
- 早期嵌入式處理系統(tǒng)通常由一個微控制器和一系列外設(shè)構(gòu)成。這些系統(tǒng)通常用來完成獲取少量數(shù)據(jù)、處理數(shù)據(jù)、做出決策、基于決策結(jié)果輸出信息等工作。在某些情況下會實(shí)現(xiàn)簡單的人機(jī)交互接口如讀取鍵盤并顯示結(jié)果。處理需求、同時產(chǎn)生需求,以現(xiàn)在的標(biāo)準(zhǔn)來看似乎微不足道?,F(xiàn)代嵌入式系統(tǒng)通常需要處理和分析十億字節(jié)級的海量數(shù)據(jù),而且常常在確定性和低延時運(yùn)算上還有一些額外要求。許多應(yīng)用還要求系統(tǒng)在滿足相關(guān)行業(yè)標(biāo)準(zhǔn)的同時可靠符合可靠性和安全性要求。 目前,似乎還不可能在單一處理器上同時滿足處理高帶寬數(shù)據(jù)、執(zhí)行系統(tǒng)應(yīng)用程序、響應(yīng)實(shí)時
- 關(guān)鍵字: ARM FPGA
三大電機(jī)控制方案之FPGA篇:Actel Fusion
- 當(dāng)前電機(jī)控制的發(fā)展越來越趨于多樣化、復(fù)雜化,現(xiàn)場也提出越來越苛刻的性能要求。因此客戶有可能考慮自己開發(fā)專用的控制芯片,F(xiàn)PGA的可編程性正是可以滿足這種需求。上期講解了三大電機(jī)控制方案之MCU篇,這期來看看FPGA。 對于電機(jī)控制提出的不同要求,F(xiàn)PGA芯片固有的可編程性和并行處理的特點(diǎn)十分適合于中高端的電機(jī)控制應(yīng)用。由于它以純硬件的方式進(jìn)行并行處理,而且不占用CPU的資源,所以可以使系統(tǒng)達(dá)到很高的性能。 在電機(jī)控制的市場上,眾多專注于FPGA技術(shù)的廠商接連推出了各具特色的解決方案,本系列
- 關(guān)鍵字: FPGA Actel
集技術(shù)優(yōu)勢之大成 Lattice啟動影像設(shè)計(jì)新想像
- 自從Lattice(萊迪思半導(dǎo)體)并購了Silicon Blue后,在當(dāng)時就為FPGA產(chǎn)業(yè)投下一顆震撼彈,后來又在2015年,并購Silicon Image來強(qiáng)化影像處理方面的產(chǎn)品陣容。在歷經(jīng)了約莫一年左右的時間,Lattice趁勝追擊推出了全新產(chǎn)品線:CrossLink,它被Lattice定義成可編程的ASSP,簡稱為pASSP。 Lattice亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁表示,之所以會推出這樣的產(chǎn)品,原因主要有兩個,一是影音訊號輸入與輸入不相容的問題,其次則是輸入與輸出的通道無法匹配。舉例來
- 關(guān)鍵字: Lattice FPGA
【E電路】pwm脈沖寬度調(diào)制led驅(qū)動控制電路圖
- 本文主要對pwm脈沖寬度調(diào)制led驅(qū)動控制電路圖進(jìn)行了分析說明?! ?、開機(jī)輸入浪涌電流限制電阻; 2、為一款逐流無源功率因數(shù)校正(PPFC)電路,通過擴(kuò)展交流輸入市電整流二極管的導(dǎo)通角來改善電路的功率因數(shù),較有源功率因數(shù)校正電路(APFC)具有造價低的優(yōu)點(diǎn); 3、濾波電容,當(dāng)整流交流輸入接近零交越時,存儲電容C3存儲的能量為IC供電,該IC為一款高壓供電IC; 4、振蕩控制。連接這支引腳與地的電阻將設(shè)定PWM頻率。IC可以通過將ROSC引腳連接到外部MOSFET柵極與外部振蕩電阻之間,切換至恒
- 關(guān)鍵字: pwm led
萊迪思半導(dǎo)體針對工業(yè)市場提供增強(qiáng)的視頻橋接解決方案
- 萊迪思半導(dǎo)體公司,客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商,今日宣布針對工業(yè)市場推出19款HDMI?產(chǎn)品。HDMI發(fā)送器、接收器、端口處理器和視頻處理器套件保證了無縫的“即插即用”連接,超越了傳統(tǒng)消費(fèi)電子和移動應(yīng)用。 視頻應(yīng)用在整個工業(yè)產(chǎn)品市場普遍存在,在今天的智能自動化系統(tǒng)中扮演著重要的角色。萊迪思提供了一系列可編程器件,滿足工業(yè)環(huán)境和長時間工作的要求,同時保持連續(xù)工作和無與倫比的可靠性。隨著HDMI產(chǎn)品的加入,萊迪思可以幫助制造商解決關(guān)鍵橋接問題或?qū)崿F(xiàn)視頻處理功能,增強(qiáng)了人機(jī)界面、安全監(jiān)控以及數(shù)字
- 關(guān)鍵字: 萊迪思 FPGA
Altera發(fā)布Quartus Prime Pro設(shè)計(jì)軟件,加速大容量FPGA設(shè)計(jì)
- Altera,現(xiàn)在已屬英特爾公司,今天發(fā)布新的產(chǎn)品版Quartus? Prime Pro設(shè)計(jì)軟件,進(jìn)一步提高了FPGA設(shè)計(jì)性能和設(shè)計(jì)團(tuán)隊(duì)的效率。Quartus Prime Pro軟件設(shè)計(jì)用于支持英特爾下一代高度集成的大容量FPGA,這將推動云計(jì)算、數(shù)據(jù)中心、物聯(lián)網(wǎng)及其連網(wǎng)等領(lǐng)域的創(chuàng)新。內(nèi)置在最新版軟件中的功能前所未有的縮短了編譯時間,提供通用設(shè)計(jì)輸入方法,簡化了知識產(chǎn)權(quán)(IP)的集成,從而加速了大規(guī)模FPGA設(shè)計(jì)流程?! ∮⑻貭柕腇PGA軟件和IP市場營銷總監(jiān)B
- 關(guān)鍵字: Altera FPGA
【E課題】FPGA/CPLD數(shù)字電路原理介紹
- 當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時,證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險(xiǎn)象,但實(shí)際上仍然可能存在著危險(xiǎn)。通常,我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。 圖1給出一個含有險(xiǎn)象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘(CLK)和該時鐘的2分頻 (DIV2)。由圖1的定時波形圖看出,在兩個時鐘均為邏輯1的情況下,當(dāng)SEL線的狀態(tài)改變時,存在靜態(tài)險(xiǎn)象。險(xiǎn)象的程度取決于工作的條件。 多級邏輯的險(xiǎn)象是可以去除的
- 關(guān)鍵字: FPGA CPLD
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473