fpga-pwm 文章 進入fpga-pwm技術(shù)社區(qū)
數(shù)字時鐘管理模塊與嵌入式塊RAM
- 數(shù)字時鐘管理模塊與嵌入式塊RAM-業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進的FPGA 提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合,且能夠降低抖動,并實現(xiàn)過濾功能。
- 關(guān)鍵字: 數(shù)字時鐘管理 FPGA 賽靈思
Verilog HDL簡明教程(part1)
- Verilog HDL簡明教程(part1)-Verilog HDL是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述,并可在相同描述中顯式地進行時序建模。
- 關(guān)鍵字: VerilogHDL FPGA
PWM(脈沖寬度調(diào)制)的工作原理、分類及其應用
- PWM(脈沖寬度調(diào)制)的工作原理、分類及其應用-脈沖寬度調(diào)制脈沖寬度調(diào)制(PWM),是英文“Pulse Width Modulation”的縮寫,簡稱脈寬調(diào)制,是利用微處理器的數(shù)字輸出來對模擬電路進行控制的一種非常有效的技術(shù),廣泛應用在從測量、通信到功率控制與變換的許多領域中。
- 關(guān)鍵字: pwm 脈沖寬度調(diào)制
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473