首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> max-log-map算法

獨(dú)特的功能——只有MAX II CPLD能夠提供

  • MAX? II CPLD 體系結(jié)構(gòu)中兩個(gè)獨(dú)特的功能是其他 CPLD 所不具有的：內(nèi)部振蕩器和 8 Kbits 非易失用戶(hù)閃存 ( 請(qǐng)參考圖 1) 。
  • 關(guān)鍵字： MAX?II  體系結(jié)構(gòu)  CPLD  獨(dú)特功能  

CPLD MAX II低成本架構(gòu)

  • 基于極具突破性的新型CPLD架構(gòu)，MAX? II器件重新定義了CPLD的價(jià)值定位。傳統(tǒng)意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線矩陣組成。對(duì)于基于宏單元的構(gòu)架，隨著邏輯密度的增加，布線區(qū)域呈指數(shù)性增長(zhǎng)，因此當(dāng)密度大于512宏單元時(shí)，該架構(gòu)不具有高效的可升級(jí)性。
  • 關(guān)鍵字： 架構(gòu)  CPLD  Max  

基于CPLD/FPGA的出租車(chē)計(jì)費(fèi)系統(tǒng)

  • 介紹了出租車(chē)計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過(guò)程。論述了車(chē)型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)方法與技巧。
  • 關(guān)鍵字： CPLD／PPGA  硬件描述語(yǔ)言  出租車(chē)計(jì)費(fèi)器  MAX+PLUS軟件  數(shù)字系統(tǒng)  

用MAX＋PLUSⅡ開(kāi)發(fā)Altera CPLD

  • 介紹利用MAX＋PLUSⅡ軟件對(duì)Altera公司的CPLD進(jìn)行圖形設(shè)計(jì)、編譯以及在系統(tǒng)編程的基本方法和步驟。
  • 關(guān)鍵字： PlusⅡ軟件  CPLD  在線編程  Max  

多項(xiàng)式擬合在log-add算法單元中的應(yīng)用及其FPGA實(shí)現(xiàn)

  • 綜合考慮面積和速度等因素，采用一次多項(xiàng)式擬合實(shí)現(xiàn)了簡(jiǎn)單快速的log-add算法單元。實(shí)驗(yàn)結(jié)果表明，在相同的精度要求下，其FPGA實(shí)現(xiàn)資源占用合理，硬件開(kāi)銷(xiāo)好于其他次數(shù)的多項(xiàng)式擬合實(shí)現(xiàn)方案。
  • 關(guān)鍵字： log-add算法單元  多項(xiàng)式擬合  FPGA  

FPGA設(shè)計(jì)開(kāi)發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎(chǔ)介紹

  • Quartus II設(shè)計(jì)軟件是Altera提供的完整的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿(mǎn)足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設(shè)計(jì)環(huán)境。Quartus II軟件含有FPGA和CPLD設(shè)計(jì)所有階段的解決方案。
  • 關(guān)鍵字： QuartusII  Max+PlusII  FPGA  

MAX1226/MAX1228/MAX1230串行12位模數(shù)轉(zhuǎn)換器(ADC)簡(jiǎn)介

  • MAX1226/MAX1228/MAX1230是串行12位模數(shù)轉(zhuǎn)換器(ADC)，內(nèi)置基準(zhǔn)和溫度傳感器。這些器件具有片內(nèi)FIFO、掃描模式、內(nèi)部時(shí)鐘模式，內(nèi)部平均和AutoShutdowntrade;等特性。采用外部時(shí)鐘，其最高采樣速率可達(dá)300ksps。MAX1
  • 關(guān)鍵字： MAX    

Altera增強(qiáng)MAX II系列，進(jìn)一步拓展其CPLD應(yīng)用

  • Altera公司宣布，提供工業(yè)級(jí)溫度范圍以及功耗更低的MAX IIZ器件，從而進(jìn)一步增強(qiáng)了MAX IIreg; CPLD系列。MAX IIZ CPLD完美的結(jié)合了邏輯密度、I/O和小外形封裝，靜態(tài)功耗降低了55%，非常適合低成本和低功耗應(yīng)用。這
  • 關(guān)鍵字： Altera  MAX II  CPLD應(yīng)用  

為MAX16046 EEPROM可編程系統(tǒng)管理器增加自動(dòng)重啟功能

  • 引言　系統(tǒng)重啟功能對(duì)于有些應(yīng)用非常實(shí)用，例如，無(wú)法提供復(fù)位的主控制器。本文介紹了一個(gè)在基于非易失(NV)故障寄存器的可編程系統(tǒng)管理器中產(chǎn)生簡(jiǎn)單自動(dòng)重啟操作的有效方案。在系統(tǒng)管理器中增加一個(gè)小器件，即可按照
  • 關(guān)鍵字： EEPROM  MAX  可編程系統(tǒng)    

Mouser供貨Terasic MAX 10 Nios II嵌入式評(píng)估板

  • 　　貿(mào)澤電子(Mouser Electronics) 即日起開(kāi)始分銷(xiāo)Terasic Technologies的 MAX® 10 Nios® II嵌入式評(píng)估套件 (NEEK)。此評(píng)估套件支持測(cè)試和開(kāi)發(fā)Altera® MAX 10非易失性現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)，這一非常全面的設(shè)計(jì)環(huán)境為嵌入式開(kāi)發(fā)人員提供了建立基于處理的系統(tǒng)所需的一切。套件允許開(kāi)發(fā)人員根據(jù)其特定需求快速定制處理器和IP，而軟件不會(huì)受限于處理器的固定功能集。 　　Mouser分銷(xiāo)的Terasic MAX 10
  • 關(guān)鍵字： Mouser  MAX 10   

Altera在最新的MAX 10 FPGA套件中展示單芯片可配置處理器的能力

  • 　　Altera公司今天宣布提供第二代Nios® II嵌入式評(píng)估套件(NEEK)，它安裝了Altera的非易失MAX® 10 FPGA以及Nios II軟核嵌入式處理器。MAX 10 NEEK是功能豐富的平臺(tái)，為嵌入式設(shè)計(jì)人員體驗(yàn)非易失FPGA的定制嵌入式處理器功能提供了簡(jiǎn)單便捷的方法。MAX 10 NEEK是由Altera及其電路板合作伙伴T(mén)erasic聯(lián)合開(kāi)發(fā)的。 　　MAX 10 NEEK結(jié)合了基于MAX 10 FPGA的電路板以及一個(gè)7英寸5點(diǎn)多點(diǎn)觸摸顯示屏。嵌入式開(kāi)發(fā)人員可
  • 關(guān)鍵字： Altera  MAX 10  

Altera宣布可立即提供下一代非易失MAX 10 FPGA和評(píng)估套件

  • 　　Altera公司今天宣布開(kāi)始提供非易失MAX® 10 FPGA，這是Altera第10代系列產(chǎn)品中的最新型號(hào)。使用TSMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA這一革命性的非易失FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件封裝中包含了雙配置閃存、模擬和嵌入式處理功能。MAX 10 FPGA現(xiàn)在已經(jīng)開(kāi)始發(fā)售，由多種設(shè)計(jì)解決方案提供支持，這些方案加速了系統(tǒng)開(kāi)發(fā)，包括Quartus® II軟件、評(píng)估套件、設(shè)計(jì)實(shí)例，以及通過(guò)Altera設(shè)計(jì)服務(wù)網(wǎng)絡(luò)(DSN)提供的設(shè)計(jì)服
  • 關(guān)鍵字： Altera  FPGA  MAX 10   

努比亞Z7 Max拆機(jī)圖解評(píng)測(cè)

  • 　　前不久，nubia推出了三款努比亞Z7系列旗艦機(jī)型，除了努比亞Z7頂級(jí)旗艦還未上市外，其他兩款主打高性?xún)r(jià)比的努比亞Z7 Max以及Z7 mini均已經(jīng)上市，并且至今依然公布應(yīng)求。本月初，筆者也為大家分享過(guò)“努比亞Z7 mini拆機(jī)圖評(píng)測(cè)”，其高性?xún)r(jià)比特性以及扎實(shí)做工給筆者留下深刻印象，今天筆者要為大家?guī)?lái)的是另外這一款1999元的努比亞Z7 Max拆機(jī)圖解評(píng)測(cè)，一起來(lái)看看努比亞Z7 Max內(nèi)部做工用料如何吧。 　　   　　努比亞Z7 Max做工怎么樣 努比
  • 關(guān)鍵字： 努比亞  Z7 Max  高通  

基于MUX的PSK調(diào)制系統(tǒng)設(shè)計(jì)

  • 載波的兩種相位隨二進(jìn)制數(shù)字基帶信號(hào)離散變化稱(chēng)為二進(jìn)制移相鍵控(2PSK)。對(duì)BPSK和DPSK調(diào)制原理研究基礎(chǔ)上，討論了數(shù)字化處理2PSK調(diào)制系統(tǒng)的模塊建立，在Max+PlusⅡ開(kāi)發(fā)環(huán)境中，用VHDL語(yǔ)言設(shè)計(jì)BPSK和DPSK調(diào)制，利用MUX模塊完成了PSK調(diào)制系統(tǒng)，仿真和驗(yàn)證了其設(shè)計(jì)功能。
  • 關(guān)鍵字： BPSK  DPSK  Max+PlusⅡ  VHDL  
共165條 4/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

max-log-map算法介紹

您好，目前還沒(méi)有人創(chuàng)建詞條max-log-map算法!
歡迎您創(chuàng)建該詞條，闡述對(duì)max-log-map算法的理解，并與今后在此搜索max-log-map算法的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473