首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> sdram-based

片上SDRAM控制器的設(shè)計與集成

  • 　　隨著設(shè)計與制造技術(shù)的發(fā)展,集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設(shè)計技術(shù)。SoC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本,縮短開發(fā)周期,提高產(chǎn)品的競爭力,是工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。目前國內(nèi)也加大了在SoC 設(shè)計以及IP 集成領(lǐng)域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設(shè)計所集成的片上SDRAM 控制器模塊設(shè)計與實現(xiàn)。 　　1 　ICT-E32 體系結(jié)構(gòu) 　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
  • 關(guān)鍵字： SoC  SDRAM  控制器  MCU和嵌入式微處理器  

FPGA與DDR3 SDRAM的接口設(shè)計

  •     DDR3 SDRAM內(nèi)存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計呢？ 　　關(guān)鍵字：均衡（leveling） 　　如果FPGA&nbs
  • 關(guān)鍵字： FPGA  DDR3  SDRAM  接口  模擬IC  電源  

高速嵌入式視頻系統(tǒng)中SDRAM時序控制分析

  • 　　在高速數(shù)字視頻系統(tǒng)應(yīng)用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。 　　但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際應(yīng)用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。 　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內(nèi)置的SDRAM控制器所提供的時序補償機制，設(shè)計了一個方便使
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機  SDRAM  時序控制  MCU和嵌入式微處理器  

SDRAM通用控制器的FPGA模塊化設(shè)計

  • 引言       同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴格的時序，成為開發(fā)過程中困擾設(shè)計人員主要因素，進而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
  • 關(guān)鍵字： 工業(yè)控制  嵌入式系統(tǒng)  單片機  FPGA  SDRAM  嵌入式  工業(yè)控制  

ADSP-TS201的系統(tǒng)設(shè)計及外部總線接口技術(shù)

  • 1 引言隨著雷達技術(shù)發(fā)展，大帶寬高分辨力、多種信號處理方式的采用，使得實時信號處理對數(shù)據(jù)的處理速度大大提高。同時在雷達信號處理中運算量大，數(shù)據(jù)吞吐量急劇上升，對數(shù)據(jù)處理的要求不斷提高。隨著大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號處理的核心數(shù)字信號處理器(DSP)得到了快速的發(fā)展和應(yīng)用。ADSP-TS201DSP是美國模擬器件(ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性價比很高，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理和圖像
  • 關(guān)鍵字： 模擬技術(shù)  電源技術(shù)  SDRAM  DSP-TS201  總線接口  模擬IC  電源  

Altera PCI Express到DDR2 SDRAM 參考設(shè)計

  • Altera PCI Express到DDR2 SDRAM 參考設(shè)計,OverviewAltera offers a PCI Express to DDR2 SDRAM reference design that demONSTrates the operation of Alteras PCI Express (PCIe) MegaCorereg; product. This reference design provides an interface betw
  • 關(guān)鍵字： 參考  設(shè)計  SDRAM  DDR2  PCI  Express  Altera  

Altera實現(xiàn)對新的JEDEC DDR3 SDRAM標準的支持

  • 　　Altera宣布，在FPGA業(yè)界實現(xiàn)了對高性能DDR3存儲器接口的全面支持。在最近通過的JESD79-3 JEDEC DDR3 SDRAM標準下，Altera Stratix® III系列FPGA可以幫助設(shè)計人員充分發(fā)揮DDR3存儲器的高性能和低功耗優(yōu)勢，這類存儲器在通信、計算機和視頻處理等多種應(yīng)用中越來越關(guān)鍵。 　　這些應(yīng)用處理大量的數(shù)據(jù)，需要對高性能存儲器進行快速高效的訪問。符合JESD79-3 JEDEC DDR3 SDRAM標準可滿足DDR3存儲器的1.5V低功耗電壓供電要求，在下一
  • 關(guān)鍵字： Altera  SDRAM  存儲器  

Kawasaki Microelectronics推出MIPS-Based Topaz先進SoC計算子系統(tǒng)

  • 　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進 SoC 計算子系統(tǒng)，進軍快速增長的無源光網(wǎng)絡(luò)（PON）市場。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計師更快更有效地推出高性能設(shè)備。K-m
  • 關(guān)鍵字： Kawasaki  Microelectronics  MIPS-Based  SoC  Topaz  單片機  計算子系統(tǒng)  嵌入式系統(tǒng)  SoC  ASIC  

Kawasaki Microelectronics推出MIPS-Based Topaz先進SoC計算子系統(tǒng)

  • 　　MIPS科技宣布，Kawasaki Microelectronics（K-micro）已采用 MIPS-Based™ Topaz 先進 SoC 計算子系統(tǒng)，進軍快速增長的無源光網(wǎng)絡(luò)（PON）市場。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設(shè)計師更快更有效地推出高性能設(shè)備。K-m
  • 關(guān)鍵字： MIPS-Based  SoC  Topaz  計算子系統(tǒng)  消費電子  SoC  ASIC  消費電子  

愛特梅爾推出新型ARM7 閃存微控制器

利用FPGA解決TMS320C54x與SDRAM的接口問題

  • 在DSP應(yīng)用系統(tǒng)中，需要大量外擴存儲器的情況經(jīng)常遇到。例如，在數(shù)碼相機和攝像機中，為了將現(xiàn)場拍攝的諸多圖片或圖像暫存下來，需要將DSP處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲器市場看，SDRAM由于其性能價格比的優(yōu)勢，而被DSP開發(fā)者所青睞。DSP與SDRAM直接接口是不可能的。 FPGA（現(xiàn)場可編程門陣列）由于其具有使用靈活、執(zhí)行速度快、開發(fā)工具豐富的特點而越來越多地出現(xiàn)在現(xiàn)場電路設(shè)計中。本文用FPGA作為接口芯片，提供控制信號和定時信號，來實現(xiàn)DSP到SDRAM的數(shù)據(jù)存取。 1 SDRA
  • 關(guān)鍵字： DSP  FPGA  SDRAM  單片機  嵌入式系統(tǒng)  存儲器  

DSP片外高速海置SDRAM存儲系統(tǒng)設(shè)計

  • 在數(shù)字圖像處理、航空航天等高速信號處理應(yīng)用場合，需要有高速大容量存儲空間的強力支持，來滿足系統(tǒng)對海量數(shù)據(jù)吞吐的要求。通過使用大容量同步動態(tài)RAM(SDRAM)來擴展嵌入式DSP系統(tǒng)存儲空間的方法，選用ISSI公司的IS42S16400高速SDRAM芯片，詳細論述在基于TMS320C6201(簡稱C6201)的數(shù)字信號處理系統(tǒng)中此設(shè)計方法的具體實現(xiàn)。 1 IS42S16400芯片簡介IS42S16400是ISSl公司推出的一種單片存儲容量高達64 Mb(即8 MB)的16位字寬高速SDRAM芯片。
  • 關(guān)鍵字： DSP  SDRAM  單片機  嵌入式系統(tǒng)  存儲器  

基于SDRAM的視頻處理器設(shè)計與實現(xiàn)

  • 筆者在研究有關(guān)文獻的基礎(chǔ)上，根據(jù)具體情況提出一種獨特的方法，實現(xiàn)了對SDRAM的控制，并通過利用FPGA控制數(shù)據(jù)存取的順序來實現(xiàn)對數(shù)字視頻圖像的旋轉(zhuǎn)，截取、平移等實時處理。
  • 關(guān)鍵字： SDRAM  視頻處理器    

Reg istered SDRAM在MPC8241系統(tǒng)中的應(yīng)用

  • 介紹Registered SDRAM的工作原理和接口芯片，以及在MPC8241嵌入式系統(tǒng)中進行Registered SDRAM電路設(shè)計的實例；給出電路原理設(shè)計和PCB布局布線的一般規(guī)則。
  • 關(guān)鍵字： istered  SDRAM  8241  Reg    

使用Verilog實現(xiàn)基于FPGA的SDRAM控制器

  • 介紹了SDRAM的特點和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計方法，使用該方法實現(xiàn)的控制器可非常方便地對SDRAM進行控制。
  • 關(guān)鍵字： Verilog  SDRAM  FPGA  控制器    
共172條 11/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473