首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> vhdl-cpld

基于VHDL實(shí)現(xiàn)多路彩燈控制器設(shè)計(jì)應(yīng)用

  • 一、多路彩燈控制器設(shè)計(jì)原理設(shè)計(jì)一個(gè)彩燈控制程序器。可以實(shí)現(xiàn)四種花型循環(huán)變化，有復(fù)位開(kāi)關(guān)。整個(gè)系統(tǒng)共有三個(gè)輸入信號(hào)CLK，RST，SelMode，八個(gè)輸出信號(hào)控制八個(gè)彩燈。時(shí)鐘信號(hào)CLK脈沖由系統(tǒng)的晶振產(chǎn)生。各種不同花
  • 關(guān)鍵字： VHDL  多路  燈控  制器設(shè)計(jì)    

采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì)

  • 采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì),本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無(wú)需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出
  • 關(guān)鍵字： 方案設(shè)計(jì)  振蕩器  內(nèi)環(huán)  CPLD  采用  

FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介

  • FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介,本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果。　　F
  • 關(guān)鍵字： 簡(jiǎn)介  技巧  設(shè)計(jì)思想  FPGA/CPLD  

一種基于CPLD的16位VFC式AD轉(zhuǎn)換器設(shè)計(jì)

  • 隨著科技的飛速發(fā)展、高分辨率的數(shù)?；旌想娐返膽?yīng)用不斷深入，電路設(shè)計(jì)日趨復(fù)雜，精度越來(lái)越高，所以高精度AD轉(zhuǎn)換電路的設(shè)計(jì)就成了儀器儀表及各種測(cè)量控制系統(tǒng)的難點(diǎn)。本系統(tǒng)來(lái)源于儀器儀表的溫控系統(tǒng)設(shè)計(jì)，采用高精
  • 關(guān)鍵字： CPLD  VFC  AD轉(zhuǎn)換器    

VHDL-AMS在控制系統(tǒng)分析與設(shè)計(jì)中的應(yīng)用

  • 1 引 言EDA是現(xiàn)代電子系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)。硬件描述語(yǔ)言VHDL以其“代碼復(fù)用”(code re-use)遠(yuǎn)高于傳統(tǒng)的原理圖輸入法等諸多優(yōu)點(diǎn)，逐漸成為EDA技術(shù)中主要的輸入工具。然而，基于IEEE VHDL Std 1076-1993標(biāo)準(zhǔn)
  • 關(guān)鍵字： VHDL-AMS  控制系統(tǒng)  分析  中的應(yīng)用    

基于CPLD的發(fā)射機(jī)控制保護(hù)系統(tǒng)介紹

  • 摘要：可編程控制器（PLD）自20世紀(jì)60年代末出現(xiàn)以來(lái)，就以其靈活、高效、可靠性高等優(yōu)點(diǎn)受到設(shè)計(jì)者的青睞。而CPLD是20世紀(jì)90年代推出的一種復(fù)雜的PLD，其主要特征是集成規(guī)模大于1000門(mén)以上的可編程邏輯器件。它以其
  • 關(guān)鍵字： 系統(tǒng)  介紹  保護(hù)  控制  CPLD  發(fā)射機(jī)  基于  

用CPLD器件及VDHL語(yǔ)言實(shí)現(xiàn)電梯控制系統(tǒng)

  • 1 引言隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍，已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種建筑中，并且對(duì)電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的微機(jī)化控制主要有：PLC控制、
  • 關(guān)鍵字： CPLD  VDHL  器件  電梯控制系統(tǒng)    

基于CPLD的數(shù)字濾波及抗干擾實(shí)現(xiàn)

  • 基于CPLD的數(shù)字濾波及抗干擾實(shí)現(xiàn),1 濾波和抗干擾概述

    單片機(jī)應(yīng)用系統(tǒng)的輸入信號(hào)常含有種種噪聲和干擾，它們來(lái)自被測(cè)信號(hào)源、傳感器、外界干擾源等。為了提高測(cè)量和控制精度，必須消除信號(hào)中的噪聲和干擾。噪聲有兩大類：一類為周期性的；另一類為
  • 關(guān)鍵字： 抗干擾  實(shí)現(xiàn)  波及  數(shù)字  CPLD  基于  

基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡(jiǎn)介

  • 基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡(jiǎn)介,CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門(mén)以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門(mén)電路集成度高、可配置為多種輸入輸出形式、多時(shí)鐘驅(qū)動(dòng)、內(nèi)含ROM或FLASH(部分支持在系
  • 關(guān)鍵字： 系統(tǒng)  簡(jiǎn)介  數(shù)據(jù)采集  系列  CPLD  MAX7000  基于  

基于CPLD的多DSP及FPGA遠(yuǎn)程加載的設(shè)計(jì)原理分析

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  FPGA  CPLD  

CPLD在無(wú)功補(bǔ)償控制儀鍵盤(pán)設(shè)計(jì)中的應(yīng)用

  • 摘 要：本控制儀以單片機(jī)80c196kc為核心，集無(wú)功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測(cè)及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過(guò)鍵盤(pán)可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使
  • 關(guān)鍵字： CPLD  無(wú)功補(bǔ)償  控制儀  鍵盤(pán)設(shè)計(jì)    

基于VHDL +FPGA 的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

  • EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述,就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理,最后得到設(shè)計(jì)結(jié)果,并且修改設(shè)計(jì)方案如同修改軟件一樣方便。利用
  • 關(guān)鍵字： VHDL  FPGA  自動(dòng)售貨機(jī)  控制模塊    

CPLD的串口電路設(shè)計(jì)

  • 一、硬件電路設(shè)計(jì)本文選用CPLD 是ALTERA 公司的EPM240T100，結(jié)合MAX232 接口芯片進(jìn)行串口通信設(shè)計(jì)，框圖如下圖1 所示。
    圖1 CPLD串口通信模塊硬件設(shè)計(jì)二、VHDL程序模塊設(shè)計(jì)及描述使用VHDL 對(duì)CPLD 進(jìn)行編程，設(shè)計(jì)3 個(gè)
  • 關(guān)鍵字： CPLD  串口  電路設(shè)計(jì)    

在便攜式應(yīng)用中，利用零功耗CPLD來(lái)降低系統(tǒng)總成本

  • 可編程邏輯器件（PLD,Programmable Logic Device）的靈活性一直受到電子工程師的喜愛(ài)，但在各種移動(dòng)式消費(fèi)類電子產(chǎn)品市場(chǎng)仍然是ASIC芯片的天地。有幾個(gè)原因阻礙著CPLD器件進(jìn)入移動(dòng)設(shè)備市場(chǎng)，尤其是各種基于電池供電的
  • 關(guān)鍵字： CPLD  便攜式應(yīng)用  零功耗  系統(tǒng)    

基于EP1C6Q240C8和VHDL的定時(shí)器模塊化方案設(shè)計(jì)

  • 本設(shè)計(jì)采用可編程芯片和VHDL語(yǔ)言進(jìn)行軟硬件設(shè)計(jì)，不但可使硬件大為簡(jiǎn)化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達(dá)到50 MHz，因而計(jì)時(shí)精度很高。本設(shè)計(jì)采用逐位設(shè)定預(yù)置時(shí)間，其最長(zhǎng)時(shí)間設(shè)定可長(zhǎng)達(dá)99小
  • 關(guān)鍵字： 240C  Q240  VHDL  240    
共994條 24/67 |‹ « 22 23 24 25 26 27 28 29 30 31 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473