首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

基于CoolRunner CPLD的MP3應用開發(fā)板的設計

  • 便攜式MP3播放器作為一種集音頻播放、數(shù)據(jù)存儲為一身的數(shù)碼產(chǎn)品，其功能結(jié)構為電子設計人員所津津樂道。新功...
  • 關鍵字： CoolRunner  CPLD  

基于ARM和CPLD的嵌入式視覺系統(tǒng)設計

  • 目前，關于視覺系統(tǒng)的研究已經(jīng)成為熱點，也有開發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機的，由于算法和硬件結(jié)構的復雜性而使其在小型嵌入式系統(tǒng)中的應用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后，視覺處理算法是
  • 關鍵字： CPLD  ARM  嵌入式視覺  系統(tǒng)設計    

一款基于CPLD的LED顯示屏控制電路解決方案

基于VHDL的異步FIFO設計

  • 摘要：FIFO經(jīng)常應用于從一個時鐘域傳輸數(shù)據(jù)到另一個異步時鐘域。為解決異步FIFO設計過程中空滿標志判斷難以及FPGA亞穩(wěn)態(tài)的問題，提出一種新穎的設計方案，即利用格雷碼計數(shù)器(每次時鐘到來僅有1位發(fā)生改變)表示讀／寫
  • 關鍵字： 設計  FIFO  異步  VHDL  基于  

基于CoolRunner CPLD的MP3應用開發(fā)板的設計與實現(xiàn)

  • 本文介紹了基于CoolRunner CPLD的MP3應用開發(fā)板的設計流程，驗證了利用現(xiàn)有IP Core設計的可行性和高效性。在設計過程中，硬件（實驗評估板）的設計和基于IP Core的算法設計可同步進行，避免了兩者因異步帶來的設計周期的延長。實踐證明本文的設計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設計方案。
  • 關鍵字： CoolRunner  CPLD  MP3  應用開發(fā)    

基于CPLD與絕對式編碼器的高精度高速伺服單元

  • 　本設計已經(jīng)完成了硬件及軟件的全部設計，讀取帶有絕對式編碼器的電動機轉(zhuǎn)子的任何一個位置數(shù)據(jù)只需31μs，通信速率可達2.5Mb/s，將本設計集成在伺服驅(qū)動單元中，驅(qū)動和控制電動機轉(zhuǎn)數(shù)可達6000轉(zhuǎn)/分，控制電動機轉(zhuǎn)子的位置精度可達μM級。
  • 關鍵字： CPLD  絕對式編碼器  高精度  高速伺服單元    

基于DSP+CPLD的異步電動機控制系統(tǒng)開發(fā)平臺設計

  • 隨著電力電子技術、電機控制理論和微控制器的不斷發(fā)展，現(xiàn)代交流調(diào)速技術在國民經(jīng)濟中得到了廣泛應用。目前，高...
  • 關鍵字： DSP  CPLD  電機控制  

基于Verilog簡易UART的FPGA/CPLD實現(xiàn)

  • 基于Verilog簡易UART的FPGA/CPLD實現(xiàn),目標：在xo640上實現(xiàn)一個簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲，用FIFO實現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
  • 關鍵字： FPGA/CPLD  實現(xiàn)  UART  簡易  Verilog  基于  

基于CPLD／FPGA的多串口設計與實現(xiàn)

  • 摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點。本文利用嵌入式技術，提出基于CPLD／FPGA的多串口擴展設計方案。實現(xiàn)并行口到多個全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實時
  • 關鍵字： CPLD  FPGA  多串口    

基于CPLD和嵌入式系統(tǒng)的LED點陣顯示

  • 基于CPLD和嵌入式系統(tǒng)的LED點陣顯示,采用自頂向下的設計思想，綜合運用EDA 技術、CPLD技術和共享式雙口RAM，解決了大屏幕LED點陣顯示屏無閃爍顯示的技術難題。給出了系統(tǒng)設計方法及實際電路。
  • 關鍵字： 點陣  顯示  LED  系統(tǒng)  CPLD  嵌入式  基于  

采用圖像傳感器的CPLD視覺系統(tǒng)設計方法

  • 采用圖像傳感器的CPLD視覺系統(tǒng)設計方法,采用圖像傳感器的CPLD視覺系統(tǒng)設計方法搭建一種低成本的嵌入式視覺系統(tǒng)，系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構成。其中，CPLD識別時序，解決了圖像采集系統(tǒng)存在的嚴格時序同步和雙CPU共享一片SRAM的總
  • 關鍵字： 系統(tǒng)  設計  方法  視覺  CPLD  圖像  傳感器  采用  

用VHDL語言開發(fā)的出租車計費系統(tǒng)設計

  • 用VHDL語言開發(fā)的出租車計費系統(tǒng)設計,0 引言　　出租車計價系統(tǒng)較多的是利用單片機進行控制，但較易被私自改裝，且故障率相對較高，且不易升級;而FPGA具有高密度、可編程及有強大的軟件支持等特點，所以設計的產(chǎn)品具有功能強、可靠性高、易于修改等特點。
  • 關鍵字： 計費系統(tǒng)  設計  出租車  開發(fā)  語言  VHDL  

基于Matlab/Simulink的滑模軟起動器仿真研究

基于CPLD的USB總線的隔離接口實現(xiàn)

  • 本設計的主要創(chuàng)新點在于 USB總線的協(xié)議的復雜性和快速性為設計實現(xiàn)必須面對許多的挑戰(zhàn)，能在分析協(xié)議的基礎上利用 CPLD解決了 USB總線隔離的問題，巧妙的檢測信息包起始、快切換和包結(jié)束的難題，克服了傳輸信息包結(jié)束慢上拉與過渡，保證系統(tǒng)的完整性。
  • 關鍵字： CPLD  USB  總線  隔離接口    

VHDL語言在FPGA/CPLD開發(fā)中的應用

  • 1引言EDA（電子設計自動化）關鍵技術之一是采用硬件描述語言（HDL）描述電路系統(tǒng)，包括電路結(jié)構、行為方式、...
  • 關鍵字： VHDL  
共994條 36/67 |‹ « 34 35 36 37 38 39 40 41 42 43 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473