xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的虛擬邏輯分析儀設(shè)計(jì)與實(shí)現(xiàn)

闡述了一種基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)，采用高性能的FPGA器件，再利用PC機(jī)的強(qiáng)大處理功能，配合LabVIEW圖形化語(yǔ)言開(kāi)發(fā)實(shí)現(xiàn)。由于虛擬邏輯分析儀的部分硬件功能軟件化，使硬件電路大為簡(jiǎn)化，提高了可靠性，同時(shí)降低了成本，具有一定的教學(xué)和科研價(jià)值。
關(guān)鍵字：邏輯分析儀 LabVIEW FPGA

基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)

提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)并利用窗函數(shù)法實(shí)現(xiàn)線性FIR數(shù)字濾波器的設(shè)計(jì)方案，并以一個(gè)十六階低通FIR數(shù)字濾波器電路的實(shí)現(xiàn)為例說(shuō)明了利用Xilinx公司的Virtex-E系列芯片的設(shè)計(jì)過(guò)程。
關(guān)鍵字： FIR濾波器窗函數(shù) FPGA

基于FPGA的SoC/IP驗(yàn)證平臺(tái)的設(shè)計(jì)與應(yīng)用

SoC是大規(guī)模集成電路的發(fā)展趨勢(shì)。SoC設(shè)計(jì)必須依靠完整的系統(tǒng)級(jí)驗(yàn)證來(lái)保證其正確性?；贔PGA的驗(yàn)證平臺(tái)能夠縮短SoC驗(yàn)證時(shí)間，并提高驗(yàn)證工作的可靠性，還具有可重用性。本文利用Altera公司的FPGA設(shè)計(jì)了一個(gè)基于片上總線的SoC原型驗(yàn)證平臺(tái)，并將VxWorks嵌入式操作系統(tǒng)應(yīng)用于此平臺(tái)，通過(guò)軟硬件協(xié)同驗(yàn)證的方法，驗(yàn)證了平臺(tái)的可靠性。該平臺(tái)在CF卡及通用智能卡SoC芯片驗(yàn)證中得以應(yīng)用。
關(guān)鍵字： SoC驗(yàn)證平臺(tái) 系統(tǒng)級(jí)驗(yàn)證 FPGA

基于FPGA實(shí)現(xiàn)CPCI數(shù)據(jù)通信

本文設(shè)計(jì)的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉(zhuǎn)換芯片PCI9054，通過(guò)Verilog HDL語(yǔ)言在FPGA中產(chǎn)生相應(yīng)的控制信號(hào)，完成對(duì)數(shù)據(jù)的快速讀寫(xiě)，從而實(shí)現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
關(guān)鍵字： CPCI協(xié)議轉(zhuǎn)換 Verilog FPGA

基于FPGA的主從式高速數(shù)據(jù)采集與傳輸系統(tǒng)

針對(duì)數(shù)據(jù)采集系統(tǒng)有信號(hào)形式多樣、實(shí)時(shí)傳輸和靈活配置的要求，介紹了一種基于FPGA的數(shù)據(jù)采集和傳輸系統(tǒng)，以及系統(tǒng)數(shù)字電路的程序設(shè)計(jì)。該系統(tǒng)以現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）作為數(shù)據(jù)采集、預(yù)處理、組幀和傳輸?shù)目刂坪诵?，通過(guò)低速串口接收控制命令，以高速USB接口向控制臺(tái)發(fā)送采集數(shù)據(jù)幀，設(shè)計(jì)了數(shù)字FIR濾波器濾除采集電路的信號(hào)干擾。
關(guān)鍵字：數(shù)字FIR濾波器數(shù)據(jù)采集系統(tǒng) FPGA

基于FPGA的指紋識(shí)別系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

為了提高指紋識(shí)別系統(tǒng)的實(shí)時(shí)性和處理速度，設(shè)計(jì)和實(shí)現(xiàn)了一種基于FPGA的嵌入式指紋識(shí)別系統(tǒng)。該系統(tǒng)采用處理器結(jié)合自定義硬件邏輯的方法，以下載到FPGA的MICOBLAZE嵌入式軟核為系統(tǒng)控制模塊，運(yùn)用FPGA路基單元實(shí)現(xiàn)指紋圖像的處理。
關(guān)鍵字：指紋識(shí)別 MICOBLAZE FPGA

一種基于FPGA的幀同步提取方法的研究

簡(jiǎn)要地介紹了M序列碼作為同步頭的幀同步提取的原理。在研究了相關(guān)處理的基礎(chǔ)上,提出了采用補(bǔ)碼配對(duì)相減匹配濾波法實(shí)現(xiàn)同步提取的新方法。該方法僅利用減法器和加法器,不僅使電路設(shè)計(jì)簡(jiǎn)單,而且使電路得到極大的優(yōu)化,大大節(jié)省了FPGA內(nèi)部資源。
關(guān)鍵字： M序列碼幀同步提取 FPGA

針對(duì)FPGA優(yōu)化的高分辨率時(shí)間數(shù)字轉(zhuǎn)換陣列電路

介紹一種針對(duì)FPGA優(yōu)化的時(shí)間數(shù)字轉(zhuǎn)換陣列電路。利用FPGA片上鎖相環(huán)對(duì)全局時(shí)鐘進(jìn)行倍頻與移相，通過(guò)時(shí)鐘狀態(tài)譯碼的方法解決了FPGA中延遲的不確定性問(wèn)題，完成時(shí)間數(shù)字轉(zhuǎn)換的功能。
關(guān)鍵字：時(shí)間數(shù)字轉(zhuǎn)換鎖相環(huán) FPGA

多項(xiàng)式擬合在log-add算法單元中的應(yīng)用及其FPGA實(shí)現(xiàn)

綜合考慮面積和速度等因素，采用一次多項(xiàng)式擬合實(shí)現(xiàn)了簡(jiǎn)單快速的log-add算法單元。實(shí)驗(yàn)結(jié)果表明，在相同的精度要求下，其FPGA實(shí)現(xiàn)資源占用合理，硬件開(kāi)銷(xiāo)好于其他次數(shù)的多項(xiàng)式擬合實(shí)現(xiàn)方案。
關(guān)鍵字： log-add算法單元多項(xiàng)式擬合 FPGA

Canny算法的改進(jìn)及FPGA實(shí)現(xiàn)

通過(guò)對(duì)傳統(tǒng)Canny邊緣檢測(cè)算法的分析提出了相應(yīng)的改進(jìn)方法。通過(guò)模板代替卷積、適當(dāng)?shù)慕谱儞Q、充分利用并行處理單元等使其能夠用FPGA實(shí)現(xiàn)。
關(guān)鍵字： Canny邊緣檢測(cè)算法卷積 FPGA

基于FPGA的三相PWM發(fā)生器

介紹了基于FPGA設(shè)計(jì)的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應(yīng)用于交流電機(jī)驅(qū)動(dòng)用的三相電壓源逆變器。實(shí)驗(yàn)結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。
關(guān)鍵字： PWM發(fā)生器三相逆變器 FPGA

基于小波變換的ECG信號(hào)壓縮及其FPGA實(shí)現(xiàn)

小波變換在ECG信號(hào)處理中的應(yīng)用得到了很多研究人員的關(guān)注。本文研究了5層5/3提升小波變換及其反變換的FPGA實(shí)現(xiàn)，并將其應(yīng)用于ECG信號(hào)的壓縮，在均方誤差可控的范圍內(nèi)獲得了較大的壓縮比，并利用設(shè)計(jì)的硬核實(shí)現(xiàn)了信號(hào)的重建。
關(guān)鍵字： ECG信號(hào)處理小波變換 FPGA

獨(dú)立式多分辨率VGA/DVI壓縮存儲(chǔ)系統(tǒng)

一種獨(dú)立式多分辨率VGA/DVI壓縮存儲(chǔ)系統(tǒng)，該系統(tǒng)支持VGA/DVI輸入，同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續(xù)壓縮和存儲(chǔ)。在100 MHz時(shí)鐘頻率下，系統(tǒng)可以對(duì)圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗(yàn)表明，在不同碼率下，系統(tǒng)的單幀圖像壓縮性能與JPEG2000標(biāo)準(zhǔn)近似，PSNR值優(yōu)于JPEG標(biāo)準(zhǔn)。
關(guān)鍵字： VGA/DVI壓縮存儲(chǔ)系統(tǒng) 圖像壓縮 FPGA

SAR高速海量數(shù)據(jù)存儲(chǔ)與回放系統(tǒng)設(shè)計(jì)

為了解決SAR匹配成像數(shù)據(jù)以及合成孔徑雷達(dá)中頻采樣后高速海量數(shù)據(jù)的存儲(chǔ)問(wèn)題，介紹了一種基于FPGA控制的NAND Flash數(shù)據(jù)存儲(chǔ)及回放系統(tǒng)設(shè)計(jì)方案。實(shí)驗(yàn)證明,該系統(tǒng)能以3 Gb/s碼流實(shí)時(shí)存儲(chǔ)數(shù)據(jù)具有強(qiáng)實(shí)時(shí)性，且性能穩(wěn)定，有很好的工程使用價(jià)值。
關(guān)鍵字：合成孔徑雷達(dá) 海量數(shù)據(jù)存儲(chǔ) FPGA

一種跳頻MSK信號(hào)檢測(cè)算法及FPGA實(shí)現(xiàn)

為了準(zhǔn)確截獲并識(shí)別目標(biāo)信號(hào)，針對(duì)軍事通信信號(hào)環(huán)境設(shè)計(jì)了一種MSK信號(hào)檢測(cè)識(shí)別方法，并使用FPGA進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)。
關(guān)鍵字： MSK信號(hào)檢測(cè) 頻譜利用率 FPGA

共6764條 81/451 |‹ « 79 80 81 82 83 84 85 86 87 88 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類(lèi)，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類(lèi)高端應(yīng)用，如Virtex系列，用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]