xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

【E問E答】英特爾的CPU+FPGA能否打敗谷歌TPU？

　　近日，英特爾宣布與科大訊飛達(dá)成技術(shù)合作，共同優(yōu)化在機(jī)器學(xué)習(xí)與深度學(xué)習(xí)領(lǐng)域的離線訓(xùn)練與在線預(yù)測(cè)，并在上周舉辦電博會(huì)上進(jìn)行了展示。本文是網(wǎng)易智能對(duì)英特爾技術(shù)專家與科大訊飛深度學(xué)習(xí)平臺(tái)研發(fā)總監(jiān)張致江的采訪，值得一讀。　　英特爾AI芯片技術(shù)布局：CPU+FPGA 　　據(jù)了解，2016年11月，英特爾和訊飛簽署了一個(gè)為期是三年的人工智能技術(shù)合作框架。英特爾與科大訊飛的技術(shù)合作涵蓋了深度學(xué)習(xí)的完整流程，包括數(shù)據(jù)采集，離線訓(xùn)練(Traning)，在線預(yù)測(cè)(Inferencing)，采集新數(shù)據(jù)組，進(jìn)行新的離線訓(xùn)
關(guān)鍵字：英特爾 FPGA

【E課堂】幾組實(shí)用FPGA原理設(shè)計(jì)圖

　　FPGA(Field-Programmable?Gate?Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn);相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入
關(guān)鍵字： FPGA 復(fù)位

FPGA學(xué)習(xí)筆記之mif文件生成方法總結(jié)

　　方法1：利用Quartus自帶的mif編輯器　　優(yōu)點(diǎn)：對(duì)于小容量RAM可以快速方便的完成mif文件的編輯工作，不需要第三方軟件的編輯;　　缺點(diǎn)：一旦數(shù)據(jù)量過大，一個(gè)一個(gè)的輸入會(huì)使人崩潰;　　使用方法：在quartus中，【file】/【new】，選擇Memory?Initialization?file，彈出如下窗口：　　Number?of?words：可尋址的存儲(chǔ)單元數(shù)，對(duì)于8bit地址線，此處選擇256;　　words?size：存儲(chǔ)單元寬度，8bi
關(guān)鍵字： FPGA mif

詳解人工智能芯片 CPU/GPU/FPGA有何差異？

CPU與GPU在各自領(lǐng)域都可以高效地完成任務(wù)，但當(dāng)同樣應(yīng)用于通用基礎(chǔ)計(jì)算領(lǐng)域時(shí)，設(shè)計(jì)架構(gòu)的差異直接導(dǎo)致了兩種芯片性能的差異。
關(guān)鍵字： GPU FPGA

FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析（四）

　　首先，我們簡(jiǎn)單來介紹下比較器　　?? ?　　1.12?過零比較器　　?? ?　　1.13?一般單限比較器　　?? ?　　1.14?滯回比較器　　?? ?　　1.15?窗口比較器　　?? ?　　本次專題到此結(jié)束，謝謝大家閱讀，希望對(duì)大家有所幫助
關(guān)鍵字： FPGA 運(yùn)算放大器

魏少軍關(guān)于《中國(guó)IC設(shè)計(jì)業(yè)宏觀分析和未來發(fā)展方向》報(bào)告

　　清華大學(xué)微納電子學(xué)系主任暨中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)IC設(shè)計(jì)分會(huì)理事長(zhǎng)魏少軍教授，一如繼往地對(duì)于中國(guó)IC設(shè)計(jì)產(chǎn)業(yè)給出他獨(dú)家的宏觀分析，以及魏教授本人對(duì)于中國(guó)IC產(chǎn)業(yè)的未來發(fā)展方向的點(diǎn)評(píng)。　　　　　　　　　　　　　　　　　　
關(guān)鍵字： IC設(shè)計(jì) FPGA

FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析（三）

　　今天繼續(xù)更新FPGA外圍電路集成運(yùn)算放大器的信號(hào)產(chǎn)生電路，let's?go~~　　?? ?　　1.11?方波發(fā)生電路　　?? 　　今天的信號(hào)產(chǎn)生電路部分就到這了，下節(jié)將會(huì)介紹電壓比較器部分，敬請(qǐng)期待!
關(guān)鍵字： FPGA 運(yùn)算放大器

英特爾：下一代DNN到來時(shí) 未來FPGA能將敗GPU

當(dāng)下一代DNN到來時(shí)，F(xiàn)PGA的表現(xiàn)能否擊敗GPU?英特爾對(duì)比兩代FPGA以及最新的TITAN X GPU，結(jié)果顯示目前DNN算法的趨勢(shì)可能有利于FPGA。
關(guān)鍵字：英特爾 FPGA

FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析（二）

　　今天我們更新FPGA外圍電路集成運(yùn)算放大器的第二部分　　1.5?加減運(yùn)算電路　　? 5.jpg906x336?35.4?KB? ?　　? ?　　1.6積分運(yùn)算電路　　? ?　　在使用積分器時(shí)，為了防止低頻信號(hào)增益過高，常在電容上并聯(lián)一個(gè)電阻，如下圖所示　　? ?　　1.7微分運(yùn)算電路　　? ?　　實(shí)用微分電路如下圖所示，其中R1用以限制輸入電流;穩(wěn)壓二
關(guān)鍵字： FPGA 運(yùn)算放大器

FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析（一）

　　集成運(yùn)算放大器加上反饋電路，使其具有各種各樣的特性，實(shí)現(xiàn)各種各樣的電路功能，集成運(yùn)算放大器的主要應(yīng)用有：　　DC放大器——DC低頻信號(hào)的放大器?！　∫纛l放大器——數(shù)十赫茲至數(shù)十千赫茲的低頻信號(hào)的放大器?！　∫曨l放大器——數(shù)十赫茲至數(shù)十兆赫茲的視頻信號(hào)的放大器?！　∮性礊V波器——低通濾波器、高通濾波器、帶通濾波器、帶阻濾波器?！　∧M運(yùn)算——模擬信號(hào)的加法、減法、微分、積分等運(yùn)算?！　⌒盘?hào)的發(fā)生和轉(zhuǎn)換——正弦波振蕩電路、矩形波發(fā)生電路、電壓比較器、電壓—電流轉(zhuǎn)換電路等。　　1?集成運(yùn)算放大器典
關(guān)鍵字： FPGA 運(yùn)算放大器

跳上Avalon總線：一種簡(jiǎn)化的FPGA接口

　　引言　　許多新式FPGA設(shè)計(jì)采用了一些用于控制的嵌入式處理器。一種典型解決方案需要使用諸如NIOS等嵌入式軟處理器。另一種解決方案則使用包含一個(gè)內(nèi)置硬處理器的SoC(片上系統(tǒng))器件。圖1所示為一個(gè)典型的Altera?FPGA系統(tǒng)，該系統(tǒng)包含處理器和一系列通過Avalon內(nèi)存映射(MM)總線連接的外設(shè)。這些處理器極大地簡(jiǎn)化了最終應(yīng)用，但是要求開發(fā)人員擁有堅(jiān)實(shí)的編程背景和精細(xì)復(fù)雜工具鏈的相關(guān)知識(shí)。這會(huì)阻礙調(diào)試工作的推進(jìn)，特別是如果硬件工程師需要一種不會(huì)煩擾軟件工程師即可完成外設(shè)讀寫的簡(jiǎn)單方法?！?/li>
關(guān)鍵字： FPGA Avalon

超強(qiáng)科普帖：薩德到底是個(gè)什么鬼？

這個(gè)“薩德”到底是什么鬼，為什么中國(guó)對(duì)它如此敏感?下面就用來自“路透社”(Reuters)制作的“薩德”詳解圖，給大家科普下。
關(guān)鍵字：薩德 FPGA

Xilinx用reVISION向視覺學(xué)習(xí)亮劍

在人工智能、機(jī)器學(xué)習(xí)興起的今天，All Programmable技術(shù)和器件廠商Xilinx也帶來了爆品，發(fā)布了全新的reVISION堆棧，劍指視覺導(dǎo)向的機(jī)器學(xué)習(xí)應(yīng)用。該解決方案無需額外花費(fèi)，搭載Xilinx的Zynq和處理器平臺(tái)即可加速設(shè)計(jì)?？梢钥吹?，通過“芯片+軟件堆?！钡牟呗?，Xilinx把競(jìng)爭(zhēng)矛頭直指圖形芯片廠商——英偉達(dá)的Tegra GPU和ADAS廠商Mobileye等。
關(guān)鍵字： Xilinx reVISION 視覺導(dǎo)向機(jī)器學(xué)習(xí)

Xilinx 發(fā)布reVISIONTM堆棧的背景資料

　　reVISION: 將全可編程技術(shù)擴(kuò)展至廣泛的視覺導(dǎo)向機(jī)器學(xué)習(xí)應(yīng)用　　機(jī)器學(xué)習(xí)的應(yīng)用正迅速地?cái)U(kuò)展至越來越多的終端市場(chǎng)，在用戶端、在云端或者在那些基于端處理與基于云的數(shù)據(jù)分析相結(jié)合的混合解決方案中。面向云應(yīng)用，賽靈思最近推出了可重配置加速堆棧(2016年11月推出)，目標(biāo)直指包括機(jī)器學(xué)習(xí)推斷在內(nèi)的各種計(jì)算加速應(yīng)用。面向端應(yīng)用，賽靈思現(xiàn)在宣布憑借Xilinx? reVISION? 堆棧大幅擴(kuò)展至廣泛的視覺導(dǎo)向機(jī)器學(xué)習(xí)應(yīng)用。全新的reVISION堆棧能夠支持更廣泛的很少或沒有硬件
關(guān)鍵字： Xilinx reVISION

Xilinx推出reVISION堆棧為廣泛的視覺導(dǎo)向機(jī)器學(xué)習(xí)應(yīng)用鋪平道路

　　All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.)推出Xilinx?reVISION??堆棧，宣布將賽靈思技術(shù)擴(kuò)展至廣泛的視覺導(dǎo)向機(jī)器學(xué)習(xí)應(yīng)用領(lǐng)域。reVISION??堆棧的推出進(jìn)一步補(bǔ)充和完善了其近期發(fā)布的可重配置加速堆棧，大幅擴(kuò)展了賽靈思技術(shù)在機(jī)器學(xué)習(xí)應(yīng)用領(lǐng)域從端到云的部署。全新的reVISION堆棧能夠支持更廣泛的沒有或者很少硬件設(shè)計(jì)專業(yè)知識(shí)的嵌入式軟件和系統(tǒng)工程師，使其也可以使用賽靈思技術(shù)更輕松、更快
關(guān)鍵字： Xilinx reVISION

共6764條 94/451 |‹ « 92 93 94 95 96 97 98 99 100 101 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]