如何降低 PCB 布局中的寄生電容

PCB 由多個(gè)平行跨接的導(dǎo)體組成，例如走線，由絕緣體隔開。這些走線與介電材料一起形成一個(gè)電容器，從而導(dǎo)致不需要的寄生電容或雜散電容效應(yīng)。

PCB 中的寄生元件可能是寄生電容、寄生電阻和寄生電感。當(dāng)走線靠近時(shí)，寄生電容效應(yīng)在高頻板中尤為突出。這種效果是完全不需要的，會(huì)影響設(shè)備的功能。它會(huì)導(dǎo)致諸如相聲,電磁干擾， 和信號(hào)完整性. 處理高頻、高數(shù)據(jù)速率和混合信號(hào)板的 PCB 設(shè)計(jì)人員必須考慮寄生電容和電感效應(yīng)，同時(shí)設(shè)計(jì)PCB布局.

在以下部分中，我們將了解寄生電容的定義及其對(duì)我們電路板的影響。

目錄

1什么是PCB中的寄生電容？

1.1如何計(jì)算寄生電容？

1.1.1走線電容計(jì)算

2什么是寄生電容效應(yīng)？

3雜散電容和寄生電容的區(qū)別？

3.1什么是雜散電容？

3.2PCB中的寄生電阻是什么？

3.3什么是 PCB 中的寄生電感？

3.3.1如何找到PCB走線的電感？

4什么導(dǎo)致寄生電容？

5減少 PCB 布局中的寄生電容

6使用 TDR 測(cè)量寄生電容

什么是PCB中的寄生電容？

寄生電容或雜散電容是由電介質(zhì)隔開的兩條跡線之間形成的虛擬電容器的結(jié)果。它是由于載流走線靠近時(shí)產(chǎn)生的電位差而發(fā)生的。要了解更多信息，請(qǐng)閱讀走線電流容量在 PCB 設(shè)計(jì)中的作用.

如果導(dǎo)體適當(dāng)絕緣，這種效果甚至是可能的。由于沒有理想的電路，因此無法避免寄生電容。

如何計(jì)算寄生電容？

寄生電容是導(dǎo)體的固有特性。它是每單位電位變化的存儲(chǔ)量。寄生電容計(jì)算為C = q/v。其中 C 是以法拉為單位的電容，v 是以伏特為單位的電壓，q 是以庫(kù)侖為單位的電荷。

• 對(duì)于不隨時(shí)間變化的恒定電信號(hào)，dv/dt = 0，這意味著電位沒有變化；因此 i = 0。

• 如果電路回路中有電容，dv/dt會(huì)收斂到一個(gè)固定值，即電位變化，產(chǎn)生電流；因此 i≠0。

走線電容計(jì)算

平行板電容器的電容由 C= (kA/11.3d)pF 給出。其中C是電容，A是板面積，cm2, k 是板材的相對(duì)介電常數(shù)，d 是板材之間的距離，單位為 cm。

什么是寄生電容效應(yīng)？

寄生電容效應(yīng)是高頻電路板中的一個(gè)問題。在低頻運(yùn)行時(shí)，寄生元件可以忽略不計(jì)，因?yàn)樗鼈儾粫?huì)真正影響系統(tǒng)功能。電路板上的每一個(gè)焊盤都有它的寄生電容，每條走線都有寄生電感。焊盤還增加了其寄生電阻，從而刺激了 IR 損失。PCB、裸板、PCBA、組裝板和元件封裝內(nèi)的導(dǎo)體之間可能存在寄生電容，尤其是表面貼裝器件（SMD）。

由于本征電容器極板具有電位差，因此存在電流流動(dòng)的機(jī)會(huì)。電荷是否存儲(chǔ)在電容器極板之間并不重要；電流不會(huì)流動(dòng)，直到有電位差。一旦該電位差增加，對(duì)于對(duì)信號(hào)完整性產(chǎn)生負(fù)面影響的所需信號(hào)路徑，就可以觀察到流向負(fù)載的電子流的相應(yīng)減少。雜散電容和寄生電容的區(qū)別？

術(shù)語(yǔ)雜散電容通常與寄生電容互換使用。然而，寄生電容說明了它會(huì)妨礙電路操作的事實(shí)，而雜散電容說明了如何引入不需要的電容。

什么是雜散電容？

由于兩個(gè) PCB 導(dǎo)體之間形成的虛擬電容，而且由于周圍環(huán)境的影響，雜散電容并不總是會(huì)被感應(yīng)。因此，它被稱為雜散電容。

PCB中的寄生電阻是什么？

寄生電阻沿著走線串聯(lián)或作為導(dǎo)電元件之間的分流器存在。

什么是 PCB 中的寄生電感？

寄生電感沿著走線存在，表現(xiàn)出存儲(chǔ)和耗散電能的行為，就像實(shí)際的電感器一樣。所有導(dǎo)體都是電感性的，在高頻下，即使是相對(duì)較短的導(dǎo)線或 PCB 走線的電感也可能很重要。

其中 R 是導(dǎo)線半徑，L 是長(zhǎng)度。

如何找到PCB走線的電感？

走線電感隨著走線長(zhǎng)度和缺少接地層而增加。

其中 W 是走線寬度，L 是走線長(zhǎng)度，H 是走線厚度。

例如，高速運(yùn)算放大器同相輸入端的 2.54cm 走線將產(chǎn)生 29nH 的雜散電感。這足以啟動(dòng)低級(jí)振蕩。使用接地層可以減輕雜散電感。

什么導(dǎo)致寄生電容？

在高頻下，電路板中的電流受到寄生電容的影響。因?yàn)楫?dāng)頻率增加時(shí)，電容器往往會(huì)變成導(dǎo)體。請(qǐng)注意，當(dāng)頻率增加時(shí)，電容器將充當(dāng)值非常小的電阻器（接近短路），導(dǎo)致電流過大。

ZC= 1/2πfC;FC= 1/ωC因此，隨著頻率的增加，ZC也增加。

寄生電容會(huì)在高頻操作期間讓您發(fā)冷，因?yàn)殡娙萜髟跓o限頻率下就像一根電線。這就是為什么它會(huì)意外地將任何 PCB 的參考平面連接到機(jī)箱的原因。

寄生電容效應(yīng)可能是串?dāng)_和噪聲、來自輸出的不良反饋以及諧振電路的形成。因此，必須注意整體印刷電路板設(shè)計(jì)，特別是布局。在將一個(gè)導(dǎo)電體放置在另一個(gè)導(dǎo)電體的旁邊時(shí)，良好的布局應(yīng)格外小心。

寄生元件包括由封裝引線、長(zhǎng)走線、焊盤到地、焊盤到電源層和焊盤到走線電容器形成的電感，包括與過孔等。將寄生元件理解為寄生元件，對(duì)您的電路性能構(gòu)成威脅。不想要的和不可避免的，但同時(shí)是可控的。

讓我們舉一個(gè)典型的同相運(yùn)算放大器原理圖的例子（圖a）。檢查帶有寄生元素的圖 b：

要了解有關(guān)原理圖符號(hào)和原理圖的更多信息，請(qǐng)閱讀我們的文章示意圖的含義是什么？

在高速電路中，十分之幾皮法就足以影響電路性能。例如，反相輸入端的 1pF 寄生電容會(huì)導(dǎo)致頻域中出現(xiàn) 2dB 的峰值。如果超過 1pF，就會(huì)引起不穩(wěn)定和振蕩。

通孔也充當(dāng)寄生元件。它們引入了電容和電感。

過孔的寄生電感由下式給出：

其中 T 是電介質(zhì)的厚度，d 是通孔的直徑（以 cms 為單位）。

過孔的寄生電容由下式給出：

其中 εr 是板材料的相對(duì)磁導(dǎo)率，T 是板的厚度，D1 是過孔周圍焊盤的直徑，D2 是地平面中間隙孔的直徑。閱讀之前的文章：如何選擇用于制造的 PCB 材料和層壓板.

請(qǐng)記住，電感通孔與寄生電容相結(jié)合可以形成諧振電路。通孔的自感足夠小，這些諧振在 GHz 范圍內(nèi)，但電感器串聯(lián)添加，降低了諧振頻率。不要在高速電路的關(guān)鍵走線上放置多個(gè)過孔。另一個(gè)問題是過孔會(huì)在地平面上產(chǎn)生孔洞，從而形成地環(huán)路。應(yīng)該避免它們。最好的模擬布局必須在 PCB 的頂層布線所有信號(hào)走線。請(qǐng)閱讀之前的文章：11 種最佳高速 PCB 布線實(shí)踐.

減少 PCB 布局中的寄生電容

電容器阻擋低頻和直流信號(hào)，并在電子電路中傳遞高頻信號(hào)。電容器通過高頻信號(hào)的這種特性（電容器放電的速度是它們被用來代替速度慢得多的電池的另一個(gè)原因）是高速電路中雜散電容問題的原因。對(duì)于導(dǎo)體，雜散電容可以引入電磁干擾或?qū)⒀刂娋€和電纜傳播或轉(zhuǎn)移到附近相鄰跡線的噪聲。通常，消除雜散電容是不可能的。盡管如此，還是有一些有效的方法可以在 PCB 布局級(jí)別上緩解這種情況。

• 避免并行布線：對(duì)于并行布線，兩種金屬之間存在最大面積，因此它們之間存在最大電容。

• 護(hù)城河：電源層被視為交流接地，其行為與接地層完全相同。因此，移除電源層與移除導(dǎo)體附近的接地層一樣重要。這種技術(shù)稱為護(hù)城河。

• 使用法拉第屏蔽或保護(hù)環(huán)：法拉第屏蔽充當(dāng)屏蔽板，將其放置在兩條跡線之間以最小化電容效應(yīng)。

• 增加相鄰走線之間的空間：電容隨距離減小。使用2W或者3W規(guī)則。

• 避免過度使用過孔：過孔是連接 PCB 各層所必需的。但它們的過度使用會(huì)增加電容。為了減少 PTH 耦合，最好減少年輪在沒有連接的層上的過孔周圍。因此，最大限度地減少來自組件（如 BGA）的過孔數(shù)量。

• 仔細(xì)的組件分離：小心分離組件和電線、保護(hù)環(huán)、電源層、接地層、輸出和輸入之間的屏蔽以及正確端接傳輸線對(duì)于減少不需要的寄生電容至關(guān)重要。

• 使用低介電常數(shù)介電材料：保持所有其他變量不變，介電材料的介電常數(shù)越高，雜散電容越大，而介電常數(shù)越小，雜散電容越小。

• 信號(hào)層應(yīng)該夾在兩個(gè)地平面之間，或者夾在一個(gè)地平面或一個(gè)電源平面之間：在 4 層板中，您可以將電源平面放置在底層，并在電源平面和接地平面之間布置一些敏感的走線。這將防止來自一層信號(hào)的 EMI 引起另一層信號(hào)中的噪聲。

• 確定正確的層厚：較薄的層會(huì)減少環(huán)路面積和寄生電感，但會(huì)增加寄生電容。您可以使用具有不同層堆棧的模擬工具來確定正確的層厚度。

• 阻抗匹配：在高速數(shù)字應(yīng)用中，多條數(shù)據(jù)線以數(shù)十 Gbps 的速度運(yùn)行，由于寄生電容和電感而導(dǎo)致阻抗不匹配。寄生效應(yīng)引起的任何不匹配都會(huì)在線路上的某處產(chǎn)生反射，最終增加時(shí)序抖動(dòng)和誤碼率。傳輸高速數(shù)據(jù)的信號(hào)線的阻抗應(yīng)該匹配。有關(guān)詳細(xì)說明，請(qǐng)閱讀如何限制PCB傳輸線中的阻抗不連續(xù)和信號(hào)反射。

使用 TDR 測(cè)量寄生電容

當(dāng)有幾個(gè)易于使用的出色分辨率 LCR 表可用時(shí)，使用時(shí)域反射計(jì) (TDR) 測(cè)量電感或電容有什么意義？答案是時(shí)域反射支持對(duì)電路中存在的器件和結(jié)構(gòu)進(jìn)行測(cè)量。在測(cè)量寄生元件時(shí)，設(shè)備周圍的環(huán)境可能會(huì)影響要測(cè)量的數(shù)量。對(duì)于有效的測(cè)量，對(duì)存在于電路中的器件進(jìn)行測(cè)量至關(guān)重要。

此外，在測(cè)量包含傳輸線的系統(tǒng)中的設(shè)備或結(jié)構(gòu)的影響時(shí)，TDR 允許單獨(dú)測(cè)量傳輸線特性和設(shè)備特性，而無需物理分離電路中的任何內(nèi)容。請(qǐng)?jiān)试S我們解釋 TDR 如何測(cè)量用 LCR 表難以測(cè)量的量。

例子：讓我們以在接地平面上具有長(zhǎng)而窄走線的 PCB 為例，形成一條微帶線。在某些時(shí)候，走線通過過孔從 PCB 的頂部延伸到底部，依此類推。只要過孔穿過地平面，它就會(huì)有一個(gè)小開口?，F(xiàn)在，假設(shè)通孔增加了接地電容。在這里，它是頂部和底部傳輸線之間接地的離散電容。我們假設(shè)傳輸線的特性，我們需要測(cè)量?jī)蓷l傳輸線之間的對(duì)地電容。

另請(qǐng)閱讀文章中的電路仿真如何工作？

LCR 表測(cè)量走線-過孔-走線結(jié)構(gòu)和地之間的總電容。但是不能分別測(cè)量過孔電容和走線電容。對(duì)于單獨(dú)的電容測(cè)量，從板上移除走線。這樣就可以測(cè)量過孔和地之間的電容。很明顯，這個(gè)電容值不能被認(rèn)為對(duì)模型是正確的，因?yàn)椴话ㄛE線。

另一方面，TDR 在 PCB 走線上****階躍波并觀察從通孔不連續(xù)處反射的波形?？梢酝ㄟ^對(duì)反射波形進(jìn)行積分和縮放來計(jì)算由通孔引起的“過量”電容量。此方法為模型提供正確的電容值。

兩次測(cè)量之間存在不匹配是因?yàn)?LCR 表測(cè)量的是過孔的總電容，而 TDR 測(cè)量的是過孔的多余電容。如果過孔的串聯(lián)電感為零，則其總電容將被視為與其超額電容相同。由于過孔的串聯(lián)電感不為零，因此必須考慮過孔的完整模型，包括串聯(lián)電感和并聯(lián)電容?？紤]到過孔是電容性的，現(xiàn)在可以通過消除串聯(lián)電感并僅包括多余電容來代替總電容來簡(jiǎn)化模型。使用 TDR 測(cè)量的多余電容是模型的正確值。首先對(duì)跡線-過孔-跡線結(jié)構(gòu)進(jìn)行建模，以預(yù)測(cè)過孔對(duì)沿跡線傳播的信號(hào)的影響。TDR 沿跡線傳播輸入脈沖以進(jìn)行測(cè)量。通過這種方式，TDR 提供了對(duì)未知量的直接測(cè)量。

不幸的是，不可能完全消除寄生元素。但是，您可以選擇一些簡(jiǎn)單的 PCB 布局來減少寄生電容效應(yīng)。選擇正確的組件還可以防止寄生電容和電感引起的信號(hào)問題。準(zhǔn)確的設(shè)計(jì)和制造決策可以控制這些寄生效應(yīng)。