初學(xué)者PCB設(shè)計錯誤避坑指南

在開始 PCB 設(shè)計時，通常將過程視為簡單的“連接點”：只要建立了連接，如何建立這些連接并不是特別重要。

不幸的是，這與事實相去甚遠。作為 PCB 設(shè)計工程師，尤其是隨著電子設(shè)備的速度不斷提高和排放標(biāo)準越來越嚴格，我們需要關(guān)注 PCB 和我們的互連最復(fù)雜的細節(jié)。如果我們不小心，我們可能會面臨信號完整性和電磁兼容性差的風(fēng)險。

在過去幾年中審查了許多其他 PCB 設(shè)計工程師的 PCB，并回顧了我的一些第一個 PC 板設(shè)計，其中很多都是常見的，不幸的是錯誤的發(fā)生。

本文旨在說明前五個初學(xué)者 PCB 設(shè)計錯誤以及我們可以采取哪些措施來避免這些錯誤。讓我們開始吧！

走線間距

制造商將有他們可以制造的最小間隙。所需間隙越小，電路板通常成本越高。

一個常見的初學(xué)者錯誤是假設(shè)簡單地堅持最小允許或可制造的間隙是要走的路。如上所示，所有信號類型的走線都打包在一起，僅受設(shè)計規(guī)則的限制，即制造商允許的最小走線間距。

不幸的是，這不僅更難制造，而且容易導(dǎo)致 PCB 良率降低，而且這種布線方式顯著增加了走線間的耦合，從而導(dǎo)致串?dāng)_和噪聲增加。

特別是，除非無法避免，否則不能使用長長的間隔緊密、平行運行的走線。

因此，我們的第一個簡單技巧是在走線之間留出足夠的間距。根據(jù)經(jīng)驗，這至少是信號層與相鄰參考層之間間距的三倍。例如，對于 0.11mm 的電介質(zhì)厚度，我們希望有最小 0.33mm 的走線間距 - 但最好更大。

走線寬度

另一個常見的初學(xué)者 PCB 設(shè)計錯誤是對任何類型的走線使用相同的走線寬度?？梢允菐щ娮呔€、高阻抗節(jié)點、高速信號等等。

在整個設(shè)計中使用相同的走線寬度可能很方便，但它肯定不是最優(yōu)的。

跡線及其寬度應(yīng)根據(jù)各種因素確定大小。例如，承載較大電流的走線應(yīng)該更寬，高阻抗和敏感信號走線需要更細，而射頻信號的走線通常需要控制阻抗。

很多人會感到驚訝，例如，一條 0.2 毫米寬的走線可以處理高達約 1 安培的電流，而溫升僅為 20 攝氏度！

過孔環(huán)鉆比

與走線的情況一樣，通孔的尺寸也需要適當(dāng)。對于過孔，我們有兩個主要參數(shù)需要確定?？偼字睆胶豌@孔直徑。從通孔直徑中減去鉆頭，然后將結(jié)果減半，得到環(huán)形環(huán)。

制造商對鉆頭直徑和環(huán)形圈的能力最低。初學(xué)者 PCB 設(shè)計人員通常會使鉆頭直徑太大或太小，或者環(huán)形圈太小而無法可靠地制造（如果有的話?。?。

我對“標(biāo)準”通孔的建議是 0.7 毫米直徑和 0.3 毫米鉆頭。這樣的通孔可以輕松攜帶大約一到兩安培的電流。

去耦

對于新手 PCB 設(shè)計工程師來說，適當(dāng)?shù)娜ヱ钍且粋€經(jīng)常被忽視的方面。然而不幸的是，解耦對于行為良好且功能正常的系統(tǒng)至關(guān)重要。

低阻抗連接的良好去耦可確保在短時間內(nèi)向需要大量能量的 IC 正確供電。隨著 IC 上升和下降時間的減少，以及電流需求的增加，這成為一個更關(guān)鍵的問題。

我們可以通過將去耦電容放置在相關(guān) IC 引腳附近、使用短而寬的走線以及將電源過孔彼此靠近放置來實現(xiàn)良好的去耦。

參考平面

最后一個技巧是在您的設(shè)計中使用可靠的參考（最常見的是“GND”或“0V”平面）。

大量的設(shè)計工程師只關(guān)心信號的前向路徑。然而，信號和電力在閉環(huán)中傳播，需要返回源頭。

事實證明，當(dāng)在 PCB 上布置 AC（頻率大于幾 kHz）走線時，返回電流會瞬間在下面的平面中。這是由于包含信號實際能量并在走線和平面之間產(chǎn)生的電磁場。

因此，我們需要確保對于交流信號，我們在正下方有一個參考平面。這可以是 0V，或者在某些情況下，是合適的參考電源平面。我們還需要確保我們不會在這個參考平面上創(chuàng)建任何大的空隙或裂痕，如果這樣做 - 我們不會在信號層上用跡線穿過這些裂痕。這樣做會產(chǎn)生嚴重的 EMI 問題。