設(shè)計(jì)芯片，這成為了新問題

來(lái)源：半導(dǎo)體行業(yè)觀察

由于對(duì)提高性能和更多功能的需求超出了使用數(shù)十年來(lái)所依賴的相同技術(shù)和技術(shù)設(shè)計(jì)芯片的能力，半導(dǎo)體行業(yè)已開始探索一系列timing（timing）選項(xiàng)。

與計(jì)算中的許多元素一樣，timing是一個(gè)層次結(jié)構(gòu)或堆棧。它包括從將 AI 計(jì)算劃分為多個(gè)部分并同時(shí)組裝結(jié)果，到確保高級(jí)封裝或 PCB 或終端設(shè)備上的不同組件按正確的順序工作等一切內(nèi)容。如果沒有正確的timing，任何設(shè)備都無(wú)法正常工作，有些設(shè)備根本無(wú)法工作。timing影響計(jì)算的各個(gè)方面，從處理數(shù)據(jù)所需的能量和時(shí)間到這些結(jié)果的準(zhǔn)確性。在復(fù)雜的芯片中，timing甚至需要考慮不同使用模型和壓力下不同組件之間的依賴關(guān)系。

timing并不是一個(gè)新問題，但它確實(shí)變得更加復(fù)雜。石英晶體振蕩器的歷史可以追溯到 20 年代，當(dāng)時(shí)它們被用來(lái)穩(wěn)定無(wú)線電信號(hào)。它們也已在數(shù)字電路中使用了數(shù)十年。但近年來(lái)發(fā)生了很大變化。PCB 上過去的分立元件越來(lái)越多地捆綁在一起，形成異構(gòu) SoC 或高級(jí)封裝，通常包含多個(gè)電源軌，并針對(duì)從移動(dòng)設(shè)備到云的特定領(lǐng)域。

Skyworks Solutions timing產(chǎn)品副總裁兼總經(jīng)理 James Wilson 表示：“關(guān)鍵基礎(chǔ)設(shè)施細(xì)分市場(chǎng)是 5G 無(wú)線接入網(wǎng)絡(luò)、數(shù)據(jù)中心和光網(wǎng)絡(luò)。” 他指出，對(duì)更高性能、更低抖動(dòng)和更集成的定時(shí)解決方案的需求正在不斷增長(zhǎng)，特別是來(lái)自基礎(chǔ)設(shè)施市場(chǎng)。

然而，隨著數(shù)據(jù)速度的提高，這變得更加困難。光纖和數(shù)據(jù)中心市場(chǎng)正在以 400Gbps 的速率加速部署，不久將達(dá)到 800Gbps，并且正在開發(fā)太比特速度?！半S著網(wǎng)絡(luò)升級(jí)到更高的帶寬，硬件設(shè)計(jì)轉(zhuǎn)向使用更高速的 PHY/SerDes 技術(shù)，”Wilson 說(shuō)?！袄纾谶^去幾年中，光學(xué)和數(shù)據(jù)中心從 28Gbps PHY 過渡到 56Gbps 和 112Gbps PHY?！?/p>

伴隨著更高的速度而來(lái)的是更高密度的芯片，這需要更嚴(yán)格的容差?！案咚俚木W(wǎng)絡(luò)正在推動(dòng)對(duì)更高性能timing解決方案的需求，”他說(shuō)?！白钕冗M(jìn)的應(yīng)用現(xiàn)在需要小于 70 飛秒的最大參考時(shí)鐘抖動(dòng)。”

特別是在先進(jìn)的工藝節(jié)點(diǎn)上，timing波動(dòng)的回旋空間要小得多。因此，任何工藝變化（在 28 納米時(shí)可能未被注意到）都可能在 5 納米時(shí)出現(xiàn)重大問題，因?yàn)榭捎镁彌_余量要少得多。

Movellus總裁兼首席執(zhí)行官 Mo Faisal 表示：“變化會(huì)增加，并且隨著電壓的降低，變化呈指數(shù)級(jí)增長(zhǎng)。” “因此，片上變化變成了timing裕度，變成了 f max，又回到了 V min。這是一個(gè)惡性循環(huán)，你不斷地來(lái)來(lái)回回，直到你弄清楚為止。有些利潤(rùn)取決于技術(shù)，有些取決于功能和不同模式。例如，如果多核處理器中有不同的 P 狀態(tài)，其中一半核心處于開啟狀態(tài)，并且您想暫時(shí)達(dá)到 100% 利用率，那么您將開啟這些處理器核心，并對(duì)供電網(wǎng)絡(luò)造成很大壓力。這會(huì)導(dǎo)致下垂（droop），除非你對(duì)下垂做了一些聰明的事情，否則最終會(huì)侵蝕你的邊際，進(jìn)而侵蝕你的  Vmin ”

快速變化的市場(chǎng)

設(shè)備的持續(xù)縮小和功耗要求的降低是timing領(lǐng)域面臨的巨大挑戰(zhàn)。瑞薩電子timing產(chǎn)品經(jīng)理Yimu Guo表示：“在某些應(yīng)用中，您需要同樣的抖動(dòng)，但功耗要低得多，尺寸要小得多，而這變得越來(lái)越困難?！?br />

截至目前，timing（timing）市場(chǎng)高度分散。每個(gè)部署都需要不同的優(yōu)先級(jí)平衡?！罢业秸_的組合，即產(chǎn)品復(fù)雜性和性能的最佳結(jié)合點(diǎn)，同時(shí)滿足尺寸和成本目標(biāo)，是timing市場(chǎng)目前面臨的挑戰(zhàn)，”郭說(shuō)?！澳惚仨氁哉_的方式對(duì)其進(jìn)行細(xì)分，以確保服務(wù)于市場(chǎng)?！?/p>

我們還需要隨著時(shí)間的推移考慮性能，因?yàn)殡S著時(shí)間的推移，同一設(shè)備中的timing可能會(huì)發(fā)生變化，或者基于各種因素（包括用例和最終應(yīng)用）在異構(gòu)設(shè)計(jì)的特定部分內(nèi)發(fā)生變化。問題在于沒有一種解決方案或方法適用于所有設(shè)計(jì)。

“這不僅僅是一種方法論，”Movellus 的費(fèi)薩爾說(shuō)?！氨仨氂幸恍?IP 可以檢測(cè)芯片中發(fā)生的情況，然后對(duì)其進(jìn)行補(bǔ)償。它更多地是通過智慧來(lái)完成的，而不是僅僅擁有一種適用于任何地方的方法。根據(jù)定義，你過度設(shè)計(jì)了。但是，如果您有辦法彌補(bǔ)芯片上發(fā)生的情況之間的差距，例如該芯片是否存在變化，那么您可以在運(yùn)行時(shí)自動(dòng)補(bǔ)償。因此，采用單一方法論的適用于各種芯片的平臺(tái)是最有效的做法。但從 PPM 的角度來(lái)看，如果你希望所有芯片都是定制的，實(shí)際上效率很低?！?/p>

進(jìn)步的代價(jià)

timing市場(chǎng)的持續(xù)發(fā)展反映了過去幾年電子世界的重大變化?！?978 年的一輛汽車有一個(gè)電子控制單元和八個(gè)半導(dǎo)體器件，”SiTime 營(yíng)銷執(zhí)行副總裁 Piyush Sevalia 說(shuō)。“2022 年的汽車將配備 80 個(gè) ECU 和 8,000 個(gè)半導(dǎo)體器件。你會(huì)看到汽車中越來(lái)越多的半導(dǎo)體使用、更多的處理器、更多的數(shù)據(jù)傳輸單元——所有這些都需要timing?！?/p>

汽車可能是一個(gè)獨(dú)特且具有挑戰(zhàn)性的環(huán)境?！八仨毮軌蛟?40°C下啟動(dòng)，它必須能夠在發(fā)動(dòng)機(jī)在125°C下運(yùn)行時(shí)運(yùn)行，并且它必須能夠在崎嶇不平的道路和平坦的道路上運(yùn)行。因此，固有的沖擊成分發(fā)揮了作用——它在移動(dòng)時(shí)不斷振動(dòng)，” Sevalia 說(shuō)。

5G RRU（遠(yuǎn)程無(wú)線電單元）部署也是如此?！斑@些設(shè)備會(huì)受到自然力量的影響，”塞瓦利亞說(shuō)?！拔覀兛吹降氖牵麄€(gè)電子產(chǎn)品正在被部署在不再原始的環(huán)境中。”

無(wú)論您是將設(shè)備安裝在體育場(chǎng)兩側(cè)（當(dāng)人們通過體育場(chǎng)時(shí)會(huì)振動(dòng)），還是將其安裝在佛羅里達(dá)州中部的戶外（必須在颶風(fēng)中運(yùn)行），情況都是如此。隨著對(duì)規(guī)模的擔(dān)憂日益加劇，這些挑戰(zhàn)可能將繼續(xù)成為首要問題。

“十年前，當(dāng)我們與客戶交談時(shí)，沒有提到基礎(chǔ)設(shè)施、無(wú)線電、****等方面的規(guī)模，”他說(shuō)?！叭缃?，他們關(guān)心的不僅僅是 XY 占用空間，還有 Z 占用空間，因?yàn)楫?dāng)它們?cè)谠O(shè)備內(nèi)部填充這些線卡時(shí)，必須有空間將空氣泵入其中，以便可以帶走熱量出去。”

Sevalia 表示，降低功耗也日益成為優(yōu)先考慮的問題，而且不僅僅是在移動(dòng)物聯(lián)網(wǎng)等更明顯的領(lǐng)域?！凹词乖诨A(chǔ)設(shè)施方面，人們也在關(guān)注電力消耗，并說(shuō)我們需要降低電力消耗，”他說(shuō)?！斑@本身就是一個(gè)挑戰(zhàn)，因?yàn)楫?dāng)你試圖傳輸更多數(shù)據(jù)時(shí)，并且當(dāng)你的時(shí)鐘信號(hào)需要變得清晰時(shí)，讓它變得更清潔的一種方法是消耗更多的電力 - 但你不能?！?/p>

尋找解決方案

由于timing是一個(gè)層次結(jié)構(gòu)，因此需要在堆棧中上下開發(fā)解決方案，跟蹤數(shù)據(jù)從創(chuàng)建點(diǎn)到處理和存儲(chǔ)的任何位置。

Sevalia 表示，滿足對(duì)更不受振動(dòng)、沖擊和溫度變化影響的終端設(shè)備需求的挑戰(zhàn)，以及對(duì)更高性能、更低功耗和更小尺寸不斷增長(zhǎng)的需求，促使 SiTime 使用 MEMS 代替石英時(shí)鐘?！叭藗兪褂檬⒌臅r(shí)間最長(zhǎng)，因此他們認(rèn)為石英參考是理所當(dāng)然的，”他說(shuō)?！艾F(xiàn)在我們進(jìn)來(lái)并說(shuō)，‘看，有一種不同的方法可以做到這一點(diǎn)?！?/p>

超越石英可以提供有關(guān)溫度和振動(dòng)的關(guān)鍵優(yōu)勢(shì)。例如，考慮一塊大板，其中心可能比邊緣承受更多的板彎曲應(yīng)力。“在石英外殼中，您可能必須將設(shè)備安裝在電路板的邊緣，這樣它們就不會(huì)受到這種壓力，”他說(shuō)。“在我們的例子中，你可以把它放在任何你想要的地方?！?/p>

Skyworks 的 Wilson 指出，設(shè)計(jì)工程師也在尋找通過功能集成來(lái)解決其中許多問題的方法?！跋到y(tǒng)設(shè)計(jì)人員正在尋求將所有時(shí)鐘生成和時(shí)鐘分配統(tǒng)一在單個(gè) IC 中的解決方案，”他說(shuō)?！斑@有助于設(shè)計(jì)滿足嚴(yán)格的性能要求，同時(shí)簡(jiǎn)化 PCB 占用空間和功率預(yù)算。”

集成聲諧振器

（acoustic resonators）

在最近的一篇論文中，普渡大學(xué)、德州儀器和 Skyworks 的研究人員詳細(xì)介紹了一種使用現(xiàn)有組件將聲諧振器集成到芯片中的方法。

該論文的作者之一、普渡大學(xué)電氣和計(jì)算機(jī)工程教授 Dana Weinstein 表示，主要目標(biāo)是完全消除對(duì)片外晶體頻率參考的需要。她說(shuō)，石英基準(zhǔn)“體積龐大，需要一個(gè)引腳才能將電信號(hào)傳輸?shù)叫酒?。它的頻率太低，所以你必須增加頻率。而且它的噪音很大，而且將該信號(hào)分發(fā)到芯片上的每個(gè)位置都非常耗電。”

盡管如此，她承認(rèn)任何這樣做的努力都面臨著重大挑戰(zhàn)。“這是一個(gè)相當(dāng)復(fù)雜的幾何形狀，這意味著我們必須應(yīng)對(duì) CMOS 代工廠為數(shù)字電路定義和優(yōu)化的許多限制，”Weinstein 說(shuō)?！拔覀儾荒馨阉胁煌膶佣几銇y。我們無(wú)法選擇我們的材料。因此，您必須想出創(chuàng)新的方法來(lái)限制振動(dòng)。設(shè)計(jì)中涉及大量?jī)?yōu)化，找出堆棧中可能存在哪些振動(dòng)，然后利用這些振動(dòng)?！?/p>

Weinstein說(shuō)，用其他材料取代傳統(tǒng)的石英晶體并不能消除普渡大學(xué)團(tuán)隊(duì)試圖解決的基本問題。“氮化鋁和其他壓電材料已經(jīng)取代了無(wú)線電調(diào)諧元件中的石英，但它是一種獨(dú)立類型的微加工和微電子工藝，與 CMOS 代工廠所需的功能、材料和封裝不同，”她說(shuō)。

供應(yīng)鏈和安全

Weinstein說(shuō)，不同的材料和不同的封裝，每個(gè)專用芯片都需要不同的制造基礎(chǔ)設(shè)施?！耙虼耍@給供應(yīng)鏈、我們?cè)诿绹?guó)的能力以及提升這些能力所需的時(shí)間帶來(lái)了額外的脆弱性，”她說(shuō)。“很多制造都發(fā)生在美國(guó)境外，尤其是現(xiàn)在的封裝方面。”

該研究有望避免此類供應(yīng)鏈挑戰(zhàn)。“我們正在做的事情消除了額外的芯片，消除了其他材料，甚至消除了封裝，”Weinstein說(shuō)。“由于振動(dòng)結(jié)構(gòu)在晶體管級(jí)別嵌入 CMOS 中，因此您可以完全避免這種情況?！?/p>

與現(xiàn)有實(shí)踐相比，無(wú)論是利用石英晶體參考還是其他方式，它還有可能減少安全漏洞?！盁o(wú)論哪種方式，你都必須交叉芯片（ cross chips），因此有一個(gè)引腳可以直接訪問時(shí)鐘，”Weinstein說(shuō)。“如果時(shí)鐘出現(xiàn)故障，如果有人設(shè)法訪問該電氣引腳，那么整個(gè)微處理器芯片就會(huì)受到損害。如果您可以嵌入這些參考，并且時(shí)鐘沒有外部引腳，那么從這個(gè)角度來(lái)看，這會(huì)使其更加安全?！?/p>

Weinstein說(shuō)，單一的集成解決方案也更容易檢查可能的篡改?！叭绻夷茉谛酒庋b后激發(fā)芯片內(nèi)部的振動(dòng)，那么一旦它被送到現(xiàn)場(chǎng)，我就可以對(duì)芯片進(jìn)行原位超聲波成像并詢問，‘它是否被篡改了？包裹還好嗎？我可以隨時(shí)這樣做，”她說(shuō)。

如果您必須將芯片發(fā)送到不受信任的站點(diǎn)，這種檢測(cè)篡改的能力特別有用?！斑@種情況現(xiàn)在經(jīng)常發(fā)生，因?yàn)槲覀冊(cè)诿绹?guó)值得信賴的代工廠中不具備這些全部能力，”Weinstein說(shuō)?！耙虼?，如果我必須將其發(fā)送到這部分流程，然后將其發(fā)送到另一個(gè)國(guó)家/地區(qū)進(jìn)行這部分流程，那么有人可能會(huì)篡改設(shè)計(jì)，或插入硬件木馬，或弄亂一些無(wú)法檢測(cè)到的接線當(dāng)你拿回你的芯片時(shí)——除非你能從內(nèi)部詢問它?！?/p>

結(jié)論

至關(guān)重要的是，Weinstein指出，這項(xiàng)研究是使用標(biāo)準(zhǔn)芯片完成的?！拔覀冇脴?biāo)準(zhǔn) CMOS 制造了這個(gè)，”她說(shuō)?！拔覀儎倓偭髌藰?biāo)準(zhǔn) 14 納米技術(shù)，該技術(shù)可通過多項(xiàng)目晶圓向公眾提供。之后沒有對(duì)芯片進(jìn)行任何特殊處理。它是直接從晶圓廠生產(chǎn)出來(lái)的?！?/p>

盡管如此，這種解決方案在進(jìn)入市場(chǎng)之前仍然存在很大的限制?！半m然我們已經(jīng)展示了這些芯片的諧振能力，但從這些芯片中發(fā)出的信號(hào)非常小，因此關(guān)閉反饋環(huán)路以將諧振器變成振蕩器 - 變成時(shí)鐘還存在額外的挑戰(zhàn)，”Weinstein說(shuō)?！八晕覀冋谘芯靠梢栽跇?biāo)準(zhǔn) CMOS 中實(shí)現(xiàn)這一點(diǎn)的振蕩器設(shè)計(jì)?！?/p>

但她指出這需要時(shí)間?！半S著鐵電材料出現(xiàn)在更先進(jìn)的技術(shù)節(jié)點(diǎn)中，這是值得期待的事情，并且它們準(zhǔn)備在未來(lái)幾年內(nèi)這樣做，”她說(shuō)。“晶圓廠已經(jīng)開發(fā)出了它們?，F(xiàn)在是進(jìn)入產(chǎn)品的問題了。一旦這扇門打開，振蕩器和芯片上實(shí)際時(shí)鐘的性能就只有一步之遙——進(jìn)入標(biāo)準(zhǔn)技術(shù)的門檻為零?！?/p>

-End-