FPGA中的處理器IP概述

　　人們通常按習(xí)慣做事，但是傳統(tǒng)的知識是隨著時代而變化的(或者更確切地說，是隨著技術(shù)而變化的)。隨著穩(wěn)步發(fā)展的更小的芯片尺寸，現(xiàn)在FPGA結(jié)構(gòu)之中的硬核和軟核只占用很小的空間，實(shí)際上對一個更大的FPGA而言并沒有增加成本。

　　反復(fù)的討論表明，硬核相對于軟核、專門供應(yīng)商與行業(yè)標(biāo)準(zhǔn)的嵌入式微處理器之間的爭論，目前仍沒有任何明確的“贏家”。

　　最感興趣的是了解FPGA中處理器的使用已與以下三大類別之一的相同：

　　● 以前的ASIC /片上系統(tǒng)(SoC)是針對FPGA的。他們的微處理器核的應(yīng)用是最少的，而且也是最苛刻的。對于SoC而言，功能更強(qiáng)大的核是非常重要的，因?yàn)槭褂矛F(xiàn)有的軟件應(yīng)用代碼，可以證明這些將針對行業(yè)標(biāo)準(zhǔn)處理器的硬核。

　　● 分布式計(jì)算。對于這些應(yīng)用， FPGA將有專門的處理引擎，在電路板上具有與FPGA分開的高速處理器。在這種情況下，F(xiàn)PGA本身并不需要先進(jìn)的處理器性能。

　　● 低性能處理。在這些應(yīng)用中，性能較低的處理器的功能添加至FPGA，會增加一點(diǎn)成本或?qū)Τ杀緵]有影響。大多數(shù)在FPGA中使用處理器的應(yīng)用將繼續(xù)歸為這一類。

　　可以很肯定地說，目前期望FPGA廠商提供嵌入式微處理器核、工具、外圍設(shè)備和其他的IP、互連的IP、參考設(shè)計(jì)和基于這些核實(shí)現(xiàn)平臺的庫(所有這些可縮寫為“處理器的IP”)?？傊⑻幚砥骱艘呀?jīng)從“可選”到“標(biāo)準(zhǔn)”的FPGA設(shè)備，處理器IP的重要性從來沒有像現(xiàn)在那么突出。

　　參考文獻(xiàn)：

　　[1] LatticeMico32 Open, Free 32-Bit Soft Processor[R/OL]. http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm

　　[2] LatticeMico32 Development Tools[R/OL].www.latticesemi.com/products/intellectualproperty/ipcores/mico32/mico32developmenttools.cfm

　　[3]Evaluation Boards and Demos for LatticeMico32?[R/OL].www.latticesemi.com/products/intellectualproperty/ipcores/mico32/mico32developmenthardware.cfm

　　[4]New ispLEVER 8.0 FPGA Software Boosts Design performance[R/OL].http://www.latticesemi.com/corporate/newscenter/newsletters/newsnovember2009/isplever8.0.cfm

　　[5]LatticeECP3 Data Sheet[R]