拋棄細枝末節(jié)，專注原型創(chuàng)意

　　在這種基本層面，我們可輕松配置嵌入式 I/O 儀器并為其編寫腳本，以用于感測開關(guān)、切換 LED 和激活 I/O 端口等。只有將創(chuàng)意應(yīng)用到包含各種實用外設(shè)并具備改進與擴展這些外設(shè)能力的智能 FPGA 硬件開發(fā)平臺，創(chuàng)意才能切實可用。

　　如果這種硬件開發(fā)系統(tǒng)還能夠通過基于 USB 的 JTAG 鏈路與基于 PC 的設(shè)計軟件進行高級通信，并且軟件包含適用于電路板外設(shè)的隨時可用型 IP，那么事情就會變得更加有趣?；?FPGA 的 IP 塊和儀器控制器采用基于原理圖或圖標的高級設(shè)計采集系統(tǒng)，可連接到一起快速創(chuàng)建完整的功能 I/O 系統(tǒng)，最終通過簡單而強大的腳本進行控制。

　　對上述方法的一項有價值的補充是‘定制’虛擬儀器。該儀器可提供用于創(chuàng)建綜合圖形界面的空白背景，其在 PC 上顯示為一個儀表盤。通過從各種選項中拖拉和配置數(shù)字讀出、滑塊控件、按鈕以及標簽等用戶界面對象，我們可以迅速創(chuàng)建定制 GUI 面板。在內(nèi)部腳本控制下，可以為面板上的每個元素分配一個 I/O 信號與行為。

　　探索創(chuàng)意的快捷方法

　　您可以選擇采用一個開發(fā)板腳本界面將整個系統(tǒng)集成在一起，在此您可利用該界面創(chuàng)建一個“主”腳本，以便進一步控制整個過程。這樣將有助于您將重要嵌入式儀器的功能融為一體，從而創(chuàng)建更加高級的界面系統(tǒng)，而與此同時仍然可以采用相對簡單易用的調(diào)試腳本。

　　盡管還不那么顯而易見，但下面要講的正是關(guān)鍵所在。利用這種方法測試并探索概念與創(chuàng)意，我們無需再進行詳細的設(shè)計。無需再開發(fā)低級硬件、無需編寫詳細的軟件代碼，我們即可擁有一個具有設(shè)計典型智能的功能系統(tǒng)——就像是從用戶的角度實現(xiàn)了您的創(chuàng)意。

　　專注于創(chuàng)意探索

　　最終結(jié)果是我們可以在短時間內(nèi)測試、探索和調(diào)試該創(chuàng)意以及用戶體驗該創(chuàng)意的方式?；緞?chuàng)意的軟件組件可以通過您編寫的腳本中所包含的智能性得以表現(xiàn)，而采用高級設(shè)計采集系統(tǒng)將少數(shù) IP 塊連接起來即可創(chuàng)建出響應(yīng)功能性智能的外部硬件。

　　上述設(shè)計方法的真正重要優(yōu)勢是在整個設(shè)計過程中消除了細節(jié)設(shè)計的干擾。創(chuàng)意能夠得到充分發(fā)揮，用戶互動與體驗?zāi)軌蚪?jīng)過測試， 還可以開發(fā)探索其他替代概念，實現(xiàn)這一切可能只需要幾分鐘，并且無需真實硬件支持。

　　在設(shè)計電子產(chǎn)品時您實際創(chuàng)造的東西最終表現(xiàn)為用戶體驗。產(chǎn)品成功的關(guān)鍵是將您作為一名設(shè)計師所閃現(xiàn)出來的創(chuàng)意完全轉(zhuǎn)變?yōu)橛脩趔w驗，而本文闡述的方法可有效幫助您擺脫陷入細枝末節(jié)的低級設(shè)計。

　　到開始細節(jié)設(shè)計的時候，您已經(jīng)明確了自己的設(shè)計方向，而且擁有大部分概念性的硬件框架。這些框架也可通過快捷的高級方法得以實現(xiàn)——不過這就不是本文所要討論的內(nèi)容了。