一種多體制通信時(shí)間同步算法及其FPGA實(shí)現(xiàn)

　　為了解決傳統(tǒng)時(shí)間同步算法不適用于多種無線通信體制且不適于硬件實(shí)現(xiàn)等問題，本文提出了一種改進(jìn)的時(shí)間同步算法，如圖1所示。在改進(jìn)的時(shí)間同步算法中，本地同步序列分成和兩段，從而使幀同步和位同步都可以利用接收序列與本地同步序列的相關(guān)性實(shí)現(xiàn)。因此，只需要改變本地同步序列，改進(jìn)后的時(shí)間同步算法就可以適用于不同的通信體制。

　　在本地同步序列及其劃分方式確定后，時(shí)間同步算法的工作原理如下：首先，系統(tǒng)利用本地同步序列1完成幀同步的初始檢測(cè)。當(dāng)檢測(cè)結(jié)果認(rèn)為接收到數(shù)據(jù)幀時(shí)，啟動(dòng)幀同步確認(rèn)和位同步等模塊，利用本地同步序列2完成幀同步確認(rèn)和位同步調(diào)整。其中，幀同步檢測(cè)使用改進(jìn)的分段相關(guān)法，可以有效提高幀檢測(cè)算法對(duì)載波頻偏的容忍度，降低幀同步的漏同步概率，并使算法便于硬件實(shí)現(xiàn)。幀同步確認(rèn)和位同步在幀同步檢測(cè)成功后啟動(dòng)，通過本地同步序列2與接收序列的相關(guān)結(jié)果來確認(rèn)幀同步檢測(cè)結(jié)果是否正確，從而減少假同步概率，并同時(shí)利用接收序列與本地同步序列2之間的相關(guān)性完成位同步處理，大大加快了位同步的收斂速度。