簡化嵌入式視頻接口

　　常見工業(yè)視頻應(yīng)用面臨的難題

　　我們首先來檢視一下幾種常見的應(yīng)用。機(jī)器視覺系統(tǒng)需要將捕獲的圖像數(shù)據(jù)從數(shù)碼相機(jī)傳輸至遠(yuǎn)程幀捕獲器。數(shù)據(jù)傳輸速率受圖像捕獲的分辨率、位深度及幀速率影響。設(shè)計較高的分辨率與位深度的圖像，是為了提供進(jìn)行復(fù)雜分析所需的細(xì)節(jié)數(shù)據(jù)。這對于因幾何圖形縮小而需要進(jìn)行更精密檢測的電子檢查設(shè)備等應(yīng)用至關(guān)重要。要提高整體的檢查傳送率，則需要更快的幀速率。

　　如今的機(jī)器視覺系統(tǒng)通常采用由 Camera Link 標(biāo)準(zhǔn)制定的通信接口。這個重要標(biāo)準(zhǔn)發(fā)表于 2000 年 10 月，多年來一直成功地為視覺行業(yè)提供支持。此接口由串行化數(shù)據(jù)(7:1 比率)的平行差動分對以及平行差動頻率組成。圖 1 所示為常見 Camera-Link 接口。

　　采用低電壓差分信號傳輸 (LVDS) 的 7:1 串行方案，可為許多應(yīng)用提供高效、強(qiáng)大的通信能力。但若將該技術(shù)擴(kuò)展至較高吞吐量與較長距離，則存在一些限制和難題。當(dāng)時鐘速率提高和距離增長時，差分時鐘與數(shù)據(jù)對的平行性質(zhì)就容易受影響從而使配對之間的過長電纜發(fā)生偏斜。由于在相機(jī)鏈路的接收器端是使用獨(dú)立時鐘通道對數(shù)據(jù)進(jìn)行采樣的，因此保持正確的設(shè)置以及兩者之間的關(guān)系非常重要。隨著互連長度增加，對間偏斜也會增加，甚至可能會超過限制。為了將偏斜減至最小，可能需要高級且更貴的電纜與連接器。

　　在工業(yè)顯示器系統(tǒng)中，影像來源(成像器或圖形控制器)與數(shù)字顯示器之間的鏈路也面臨著類似的難題。如同視覺系統(tǒng)一樣，工業(yè)顯示器系統(tǒng)使用驅(qū)動器來提高數(shù)據(jù)速率，并且支持高達(dá)真彩色(每個像素 24 位)的較高色彩深度。更為明顯的發(fā)展趨勢是高清 (HD) 甚至更高分辨率的應(yīng)用，這些影像可為監(jiān)控及醫(yī)療應(yīng)用提供有用的細(xì)節(jié)。平行 LVDS 解決方案(類似于 Camera Link 使用的解決方案)具有同樣的電纜偏斜限制。隨著數(shù)據(jù)速率提高，偏斜要求的限制會進(jìn)一步減小，最大電纜長度也因此縮短。

　　使用嵌入式時鐘接口可以消除配對之間的這種偏斜限制。所有數(shù)據(jù)與時鐘經(jīng)過編碼和串行化后，將通過單一差分對進(jìn)行傳輸。解串器接收串行流，然后使用時鐘與數(shù)據(jù)恢復(fù) (CDR) 電路提取時鐘與數(shù)據(jù)信號。

　　除了解決偏斜問題外，串行化解決方案還具有多個其它方面的優(yōu)點。僅驅(qū)動一個差分對可減小互連媒體的整體大小。這意味著可以使用較小的電纜與連接器，將 PCB 上的連接器覆蓋面積減至最小，并使接口變得更狹小且更具彈性。減少電纜組件中的配對數(shù)量，以及消除對嚴(yán)格偏斜容錯的限制，將允許使用較低成本的電纜。

　　轉(zhuǎn)移至串行化接口對系統(tǒng)設(shè)計具有非常積極的影響。但是，在使用嵌入式頻率方案進(jìn)行設(shè)計時，必須考慮一些因素。首先要考慮的是差動對上的數(shù)據(jù)速率現(xiàn)在比較高。過去通過四個配對來傳輸?shù)臄?shù)據(jù)，現(xiàn)在僅通過一個配對進(jìn)行發(fā)送，因此數(shù)據(jù)速率大約提高了 4 倍。